ENSIKLOPEDIA ELEKTRONIK RADIO DAN KEJURUTERAAN ELEKTRIK Penukar kekutuban voltan pada kapasitor tersuis. Ensiklopedia elektronik radio dan kejuruteraan elektrik Ensiklopedia elektronik radio dan kejuruteraan elektrik / Pereka amatur radio Artikel ini mempertimbangkan varian litar penukar kekutuban voltan pada kapasitor tersuis menggunakan dua suis dan bukannya empat. Sebuah artikel [1] telah diterbitkan dalam "Radio", di mana ia diterangkan secara terperinci prinsip operasi penukar ini, dibina di atas empat suis analog. Kemungkinan untuk melaksanakan penukar sedemikian pada dua suis ditunjukkan di bawah. Prinsip operasi penukar pada dua suis elektronik dijelaskan oleh rajah dalam rajah. 1. Suis S1 dan S2 dikawal oleh dua isyarat anti-fasa. Apabila "kenalan" suis S1 ditutup (dan S2 terbuka), kapasitor C1 dicas dari sumber kuasa melalui diod VD2 hampir ke tahap Upit (kami mengabaikan penurunan voltan Upr.d pada diod terbuka VD2 ). Kemudian, apabila "kenalan" suis S1 terbuka dan S2 ditutup, kapasitor C1 disambungkan kepada kapasitor C2 melalui diod VD1. Akibatnya, ia dilepaskan ke kapasitor C2. Voltan merentasi kapasitor C2 akan meningkat kepada dan selepas beberapa penukaran ia akan mencapai nilai mantap |-UBblx| ≈ Upit-2Upr.d, jika kita mengabaikan nilai rintangan rn litar nyahcas bersiri. Oleh itu, voltan keluaran bahagian negatif penukar akan sentiasa kurang daripada yang positif. Satu litar praktikal suis ditunjukkan dalam rajah. 2. Penukar dipasang pada dua suis analog DA1.1, DA1.2. Isyarat kawalan fasa bertentangan disalurkan kepada input suis DE. Apabila suis DA1.1 ditutup, kapasitor C1 dicas melalui diod VD1, yang kemudian, selepas membuka suis DA1.1 dan menutup DA1.2, dilepaskan melalui diod VD2 ke kapasitor C2, dsb. ciri penukar dalam keadaan yang sama hampir sama dengan prototaip. Perlu diingatkan bahawa untuk memastikan ciri beban tegar, kapasitansi kapasitor C1 dan C2 mesti dipilih dengan cara tertentu. Hakikatnya ialah lengan negatif beban dikuasakan oleh arus nyahcas kapasitor C2. Dalam keadaan mantap, pada peringkat apabila suis DA1.2 terbuka dan tiada bekalan tenaga kepada kapasitor C2, penurunan voltan -Uout tidak boleh melebihi amplitud komponen voltan berubah (riak ΔU) yang dibenarkan untuk beban, biasanya tidak lebih daripada 1 ... 2% daripada Uout). Oleh itu, dengan kitaran tugas isyarat kawalan sama dengan 2 dan frekuensi pensuisan f, nilai kapasitansi kapasitor C2 mesti memenuhi syarat Nilai kapasitansi kapasitor C1 hendaklah sedemikian rupa sehingga pada peringkat keadaan tertutup suis DA1.2 bukan sahaja menyediakan arus beban yang diperlukan dengan peningkatan serentak dalam voltan |-Uout| oleh ΔU hilang semasa peringkat sebelumnya, tetapi juga untuk mengimbangi kerugian voltan pada persimpangan p-n terbuka diod VD1 dan VD2 dan rintangan aktif rn litar pengecasan kapasitor siri C2. Jelas sekali, kapasitansi kapasitor C1 mestilah lebih besar daripada kapasitansi kapasitor C2. Oleh kerana perkadaran relatif kerugian pada diod VD1, VD2 dan rintangan siri rn adalah lebih besar, semakin rendah output atau voltan bekalan, maka dalam praktiknya adalah wajar untuk memilih kapasitansi kapasitor C1 sekurang-kurangnya 2 dan 1,3 kali ganda kapasiti. daripada kapasitor C2 pada voltan Upit, sama dengan 5 dan 15 V, masing-masing. Diod Schottky voltan rendah kuasa rendah paling sesuai untuk penukar, terutamanya pada nilai Uout yang rendah. Ini juga berlaku untuk jenis transduser lain yang dibincangkan di bawah. Ia juga perlu diambil kira bahawa pada Upit > 5...6 V terdapat bahaya beban lampau semasa melalui suis pada awal proses permulaan. Untuk melemahkan beban lampau, perintang pengehad arus tambahan R1 hendaklah disambung secara bersiri dengan kapasitor C1 (ditunjukkan dalam Rajah 2 dengan garis putus-putus). Contohnya, apabila Upit = 15 V, arus yang dibenarkan melalui suis ialah 20 mA dan rintangan suis tertutup ialah 100 Ohm, nilai perintang R1 adalah dalam julat 300 ... 400 Ohm. Dalam kes ini, kapasitansi kapasitor C1 perlu ditingkatkan kepada nilai 1,5C2. Keupayaan semasa penukar boleh dipertingkatkan dengan ketara jika dua transistor pelengkap yang termasuk dalam peringkat tolak-tarik digunakan sebagai suis S1 dan S2 (Rajah 3). Di sini, nilai rn adalah sangat kecil dan kerugian padanya boleh diabaikan, dan arus transistor yang dibenarkan jauh lebih tinggi daripada suis analog. Transistor penukar ini dikawal oleh satu isyarat biasa dalam antifasa. Jika penjana isyarat ini dipasang pada litar mikro TTL atau CMOS, keupayaan semasa transistor VT1 tidak dapat digunakan sepenuhnya disebabkan oleh fakta bahawa arus keluaran peringkat tinggi yang dibenarkan bagi litar mikro ini (bocor), sebagai peraturan, adalah ketara. kurang daripada arus aras rendah (pengaliran masuk). Walau bagaimanapun, kelemahan sedemikian boleh dihapuskan dengan mudah dengan menggunakan kedua-dua transistor struktur pn-p, dan memberi makan litar asasnya dengan dua jujukan nadi kawalan yang dialihkan dalam fasa sebanyak 180 darjah. Dalam kes ini, dua perintang pengehad arus asas dengan rintangan yang sama akan diperlukan. Nilai perintang ini ditentukan dengan mengambil kira voltan Upit, arus pengumpul maksimum yang dibenarkan (Ikmax) dan pekali pemindahan arus statik asas h21e.Selain itu, untuk litar dalam Rajah. 3, adalah perlu untuk tambahan mengambil kira nilai arus keluar yang dibenarkan penjana isyarat kawalan. Nilai perintang asas yang betul menghapuskan kemungkinan beban transistor semasa (terutama semasa permulaan), serta penjana isyarat kawalan (dalam semua mod). Ini adalah kelebihan penukar berasaskan transistor berbanding dengan yang dipasang pada suis analog (lihat Rajah 2), di mana perlindungan lebihan arus dicapai dengan memburukkan ciri beban dengan memperkenalkan perintang pengehad arus R1. Sekarang, apabila arus melalui kedua-dua transistor p-n-p adalah terhad, apabila menentukan arus beban maksimum yang dibenarkan lH maks, adalah mungkin untuk beroperasi dengan arus maksimum melalui transistor ini: Di samping itu, disebabkan oleh keupayaan menukar transistor untuk beroperasi dalam mod tepu, adalah mungkin untuk mengabaikan kehilangan litar nyahcas dan menyatakan voltan keluaran dengan nisbah yang lebih tepat: |-Uout| \u2d Upit - XNUMXUpr.d. Keupayaan semasa penukar pada transistor pelengkap (Rajah 3) boleh ditingkatkan dengan ketara jika pemasa analog KR1006VI1 digunakan sebagai penjana nadi kawalan mengikut salah satu skema dalam [2]. Anda juga boleh menguatkan isyarat kawalan semasa dengan pengikut pemancar pada transistor npn. Kemudian ciri beban penukar ini akan sama dengan ciri yang dipasang pada transistor pnp. Yang paling menarik, pada pendapat saya, ialah pilihan membina penukar pada pemasa KR1006VI1 (Rajah 4), yang melaksanakan fungsi kedua-dua suis. Pemasa dihidupkan mengikut litar pencetus Schmitt [2]. Salah satu output pemasa - pin 3 - membenarkan arus masuk dan keluar sehingga 100 mA (200 mA setiap nadi). Untuk mengawal pemasa, satu urutan denyutan kuasa rendah diperlukan, digunakan pada input gabungan R dan S; tiada perintang pengehad arus diperlukan. Terima kasih kepada pengenalan kekutuban dua diod ke dalam penukar, ia menjadi mungkin untuk membina penukar yang lebih mudah - dengan hanya satu transistor (Rajah 5). Prototaip di sini ialah nod mengikut rajah dalam Rajah. 1, di mana suis S1 digantikan oleh perintang R1, dan S2 digantikan oleh transistor VT1. Apabila transistor ditutup, kapasitor C1 dicas melalui perintang R1 dan diod VD1, dan sebaik sahaja transistor dibuka, kapasitor ini dinyahcas melalui diod VD2 ke kapasitor C2. Oleh kerana kesederhanaan, keupayaan semasanya juga sangat sederhana kerana kecekapan yang rendah. Apabila transistor VT1 terbuka, bersama-sama dengan arus nyahcas kapasitor C1, arus yang tidak berguna juga mengalir dari sumber kuasa, sama dengan Upit / R1 dan jauh lebih besar daripada arus beban. Walau bagaimanapun, jika kecekapan bukan salah satu faktor kritikal, penukar ini boleh digunakan dalam bekalan kuasa kuasa rendah dengan arus keluaran sehingga beberapa miliamp. Beberapa perkataan tentang kekerapan operasi optimum bagi penukar kekutuban yang dipertimbangkan. Daripada formula di atas untuk kapasitans C2, ia mengikuti bahawa frekuensi yang lebih tinggi sepadan dengan kapasitans yang lebih rendah yang diperlukan untuk menyediakan arus keluaran yang diperlukan. Kekerapan mengehadkan di sini sebahagian besarnya ditentukan oleh ciri frekuensi unsur-unsur, terutamanya kapasitor dan suis. Optimum untuk peranti mengikut skema dalam Rajah. 3 dan 4, di mana, berdasarkan kemungkinan mendapatkan nilai arus beban yang agak besar, kapasitor oksida boleh digunakan, frekuensi harus dipertimbangkan dalam 10 ... 20 kHz. Dan dalam penukar suis yang kurang berkuasa pada suis analog, frekuensi boleh ditingkatkan kepada hampir 100 kHz menggunakan kapasitor frekuensi tinggi kecil. Had frekuensi atas penukar dengan suis pada dua transistor juga dihadkan oleh fakta bahawa disebabkan oleh perbezaan dalam nilai masa hidup dan matinya, arus melalui tidak dapat dielakkan muncul, kerugian dinamik yang meningkat dengan mendadak. dengan peningkatan kekerapan. Oleh itu, penurunan kapasiti kapasitor C1 dan C2 dengan peningkatan frekuensi dan peralihan kepada kapasitor bukan oksida tidak selalu memberi kesan positif. Walau bagaimanapun, halangan utama untuk meningkatkan keupayaan semasa kepada nilai arus nominal suis yang digunakan adalah, sudah tentu, rintangan siri litar pengecasan dan nyahcas. Saya percaya bahawa disebabkan itu, terdapat penurunan mendadak dalam voltan keluaran penukar pada suis analog (terutama dengan empat suis, seperti dalam [1]) pada nilai semasa yang jauh lebih rendah daripada suis itu sendiri membenarkan. Dalam hal ini, penukar dalam litar dalam rajah. 3 dan 4 bandingkan dengan baik dengan hampir sepuluh kali lebih rendah rintangan rn. Sebagai kesimpulan, kami perhatikan bahawa dalam kes di mana kitaran tugas Q bagi denyutan kawalan adalah lebih daripada dua, nilai pengiraan kapasitansi kapasitor C1 dan C2 harus ditingkatkan dengan faktor 0,5Q. Kesusasteraan
Pengarang: E. Muradkhanyan, Yerevan, Armenia Lihat artikel lain bahagian Pereka amatur radio. Baca dan tulis berguna komen pada artikel ini. Berita terkini sains dan teknologi, elektronik baharu: Kebisingan lalu lintas melambatkan pertumbuhan anak ayam
06.05.2024 Pembesar suara wayarles Samsung Music Frame HW-LS60D
06.05.2024 Cara Baharu untuk Mengawal dan Memanipulasi Isyarat Optik
05.05.2024
Berita menarik lain: ▪ Kereta elektrik Hyundai IONIQ 6 ▪ Pesawat penumpang supersonik AS2 ▪ Pemanasan global memusnahkan sistem pencernaan ▪ Kanta Leica Vario-Elmarit-SL 24-70 f/2.8 ASPH ▪ Pemproses bersama BLE rangkaian Suapan berita sains dan teknologi, elektronik baharu
Bahan-bahan menarik Perpustakaan Teknikal Percuma: ▪ bahagian Pembina tapak, tuan rumah. Pemilihan artikel ▪ artikel Penemuan oksigen. Sejarah dan intipati penemuan saintifik ▪ artikel Akuarium bot. Pengangkutan peribadi ▪ artikel Interkom. Ensiklopedia elektronik radio dan kejuruteraan elektrik ▪ artikel Transceiver YES-97 (GPA dan PIP). Ensiklopedia elektronik radio dan kejuruteraan elektrik
Tinggalkan komen anda pada artikel ini: Semua bahasa halaman ini Laman utama | Perpustakaan | artikel | Peta Laman | Ulasan laman web www.diagram.com.ua |