ENSIKLOPEDIA ELEKTRONIK RADIO DAN KEJURUTERAAN ELEKTRIK Suis fasa automatik. Ensiklopedia elektronik radio dan kejuruteraan elektrik Ensiklopedia elektronik radio dan kejuruteraan elektrik / Jam, pemasa, geganti, suis beban Dalam ekonomi negara, peralatan yang dikuasakan oleh rangkaian tiga fasa digunakan secara meluas, memerlukan pematuhan urutan urutan fasa. Biasanya ini dicapai dengan pensuisan wayar yang sesuai, tetapi semasa pelbagai pembaikan, apabila kabel bekalan tambahan atau papan pengedaran sementara digunakan, semasa pensuisan, gangguan urutan fasa sering berlaku, yang boleh menyebabkan kegagalan peralatan. Peranti yang dicadangkan (Rajah 1) menyediakan urutan fasa yang betul pada beban dengan susunan arbitrari sambungannya ke rangkaian tiga fasa. Suis fasa automatik berfungsi seperti ini. Separuh gelombang negatif voltan sinusoidal fasa A melalui diod VD1 dan menghasilkan penurunan voltan kira-kira 0,7 V padanya. LED optocoupler VU1.1 tidak menyala, kerana voltan terbalik digunakan padanya, optocoupler phototransistor ditutup. Separuh gelombang positif voltan sinusoidal fasa A melalui LED optocoupler VU1.1 dan menjadikannya bersinar. Phototransistor optocoupler VU1.1 terbuka, dan tahap voltan tinggi muncul pada pemancarnya (pin 8). Lebar denyutan pada pemancar secara praktikal sepadan dengan tempoh separuh kitaran isyarat input. Separuh gelombang negatif fasa B (C) melalui diod VD2. LED optocoupler VU1.2 tidak menyala, dan oleh itu pin 5 adalah rendah. Dengan separuh gelombang positif, arus mengalir melalui LED VU1.2, transistor optocoupler ini terbuka, dan pada pin 5 VU1.2 terdapat tahap tinggi yang pergi ke input jam pencetus DD2. Diod VD1, VD2 diperlukan untuk menghapuskan voltan songsang yang tinggi pada LED optocoupler VU1.1 dan VU1.2. Isyarat keluaran daripada optocoupler VU1.1 disalurkan kepada input maklumat pencetus atas DD2 dan kepada litar penyepaduan R7-C1. Denyutan jam menetapkan kedua-dua flip-flop kepada keadaan yang sepadan dengan tahap pada input maklumat mereka pada masa ini. Perubahan dalam keadaan flip-flop berlaku pada bahagian hadapan denyutan jam (peralihan 0 - 1). Oleh itu, pada output langsung (pin 1) pencetus DD2 teratas dalam litar, keadaan adalah "1" (tahap tinggi) jika perintang R3 disambungkan ke fasa B, dan "0" (tahap rendah) jika ia adalah disambungkan ke fasa C. Fasa , yang mana perintang R1 disambungkan, sentiasa diambil sebagai fasa A. Maklumat ini cukup untuk menyambungkan beban dengan betul ke rangkaian. Litar kawalan pemula ditunjukkan dalam Rajah.2. Isyarat daripada output langsung dan songsang pencetus atas disalurkan kepada input unsur logik DD1.3 dan DD1.4 (Rajah 1). Input kedua unsur-unsur ini disambungkan kepada output langsung pencetus bawah DD2. Elemen logik DD1.1 bersama litar penyepaduan R7-C1 melambatkan isyarat untuk masa peranti dihidupkan. Elemen DD1.1, DD1.2 bersama-sama dengan kapasitor C2 membentuk pencetus Schmitt, yang menjana isyarat dengan bahagian hadapan yang curam. Tahap rendah pada output DD1.1 muncul apabila inputnya ialah "1". Ini berlaku apabila voltan merentasi kapasitor C1 melebihi separuh voltan bekalan. Dengan penarafan R7 dan C1 ditunjukkan dalam rajah, "1" muncul pada input maklumat D pencetus bawah DD2 kira-kira 1 saat selepas voltan digunakan pada suis. Pendedahan adalah perlu untuk mengelakkan pensuisan jangka pendek berulang pada beban, contohnya, dengan kenalan yang tidak boleh dipercayai atau percikan mereka, yang sering berlaku dengan sambungan sementara ke rangkaian. Dengan gangguan rangkaian jangka pendek, optocoupler VU1.1 tidak berfungsi, perintang R5 ... R7 - "0", dan kapasitor C1 dengan cepat dilepaskan melalui perintang R6, R7. Ini membawa kepada kemunculan "0" pada input maklumat (pin 9) pencetus bawah DD2, yang dihantar ke output pencetus (pin 13). Akibatnya, output elemen DD1.3 dan DD1.4 ditetapkan kepada "1". transistor VT1. VT2 ditutup, dan kedua-dua lobak - K1 dan K2 - dilepaskan. Oleh itu, beban dinyahtenagakan. Dengan penyambungan semula bekalan kuasa, kelewatan masa diulang. Rantaian R8-C3 menetapkan kedua-dua flip-flop kepada keadaan asalnya apabila kuasa dihidupkan. Semasa operasi biasa suis, tahap rendah hanya muncul pada satu output elemen DD1.3 atau DD1.4. Penampilan serentak tahap rendah pada output mereka dikecualikan, kerana ia dikawal oleh isyarat anti-fasa daripada pencetus atas DD2. Peranti dipasang pada papan litar bercetak dua sisi, lukisannya dan lokasi elemen ditunjukkan dalam Rajah 3 dan 4. Kesusasteraan
Pengarang: V.Kalashnik, N.Cheremisinova, Voronezh Lihat artikel lain bahagian Jam, pemasa, geganti, suis beban. Berita terkini sains dan teknologi, elektronik baharu: Mesin untuk menipis bunga di taman
02.05.2024 Mikroskop Inframerah Lanjutan
02.05.2024 Perangkap udara untuk serangga
01.05.2024
Berita menarik lain: ▪ Teleportasi kuantum maklumat di dalam berlian ▪ Cip NFC Infineon NLM0011 untuk Kawalan Pemacu LED ▪ Pengiktirafan orang yang berwajah tersembunyi ▪ Jepun memperkenalkan nombor telefon 14 digit Suapan berita sains dan teknologi, elektronik baharu
Bahan-bahan menarik Perpustakaan Teknikal Percuma: ▪ bahagian tapak Penguat frekuensi rendah. Pemilihan artikel ▪ artikel oleh Eric Berne (Leonard Bernstein). Kata-kata mutiara yang terkenal ▪ artikel Siapa triton? Jawapan terperinci ▪ pasal gunung Highlander. Legenda, penanaman, kaedah aplikasi ▪ Pasal Cuka Tandas. Resipi dan petua mudah ▪ pasal Tanduk pematerian. Ensiklopedia elektronik radio dan kejuruteraan elektrik
Tinggalkan komen anda pada artikel ini: Semua bahasa halaman ini Laman utama | Perpustakaan | artikel | Peta Laman | Ulasan laman web www.diagram.com.ua |