|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese|
ENSIKLOPEDIA ELEKTRONIK RADIO DAN KEJURUTERAAN ELEKTRIK Peranti dinamik cahaya boleh atur cara autonomi 32 saluran dengan antara muka bersiri. Ensiklopedia elektronik radio dan kejuruteraan elektrik
Ensiklopedia elektronik radio dan kejuruteraan elektrik / lampu Peranti dinamik cahaya (LDD) digunakan secara meluas untuk reka bentuk estetik bar, disko, kasino, pencahayaan percutian, dalam elektronik automotif (untuk mengawal lampu brek), serta untuk mengatur pengiklanan bercahaya. SDU dengan algoritma boleh atur cara membolehkan anda melaksanakan pelbagai jenis kesan pencahayaan dinamik dan mengawal sejumlah besar elemen pencahayaan mengikut program. Peranti sedemikian boleh dilaksanakan, sebagai contoh, pada satu mikropengawal dan beberapa daftar, sebagai litar antara muka, untuk mengawal satu set elemen cahaya. Tetapi, walaupun kesederhanaan penyelesaian litar, pengeluaran peranti sedemikian dalam makmal radio amatur adalah terhad kerana tidak dapat dielakkan menggunakan pengaturcara atau komputer yang mahal. Sebaliknya, penggunaan litar mikro logik standard biasa memungkinkan untuk membina peranti dinamik cahaya berbilang saluran sepenuhnya autonomi dengan pengaturcara bersepadu, yang tidak memerlukan penggunaan mana-mana pengaturcara tambahan secara amnya, atau komputer khususnya . Ini membolehkan anda memprogram semula set kesan pencahayaan dinamik dalam mod autonomi sepenuhnya dalam beberapa minit sahaja. Penggunaan antara muka bersiri yang dilaksanakan dalam peranti ini membolehkan anda mengawal beberapa kalungan elemen cahaya secara serentak dan serentak melalui tiga baris isyarat (tidak mengira wayar biasa), jumlah panjangnya boleh mencapai 100 m.
Tinjauan SDU 32 saluran autonomi boleh atur cara ialah versi peranti yang dipertingkatkan yang diterbitkan dalam [1] dan membolehkan anda mengawal secara bebas setiap satu daripada 32 elemen cahaya garland melalui 3 garisan penyambung antara muka bersiri. Versi peranti yang dimodenkan mengambil kira semua ciri pengawal yang beroperasi pada garisan panjang yang tidak diselaraskan. Pembinaan SDS ini membolehkan anda menambah bilangan elemen dengan kos perkakasan yang minimum tanpa meningkatkan abah-abah pendawaian dan meletakkan garland pada jarak yang jauh dari papan pengawal utama. Kepelbagaian kesan cahaya dinamik tidak terhad dan bergantung pada imaginasi pengguna. Seni bina ini berpotensi untuk meningkatkan bilangan elemen cahaya tanpa mengubah protokol antara muka bersiri dengan ketara. (Ini akan dibincangkan di bawah). Sebilangan besar reka bentuk peranti pencahayaan dinamik melaksanakan kawalan setiap elemen cahaya dengan menyambungkannya secara terus menggunakan konduktor isyarat yang berasingan ke papan pengawal utama. Tetapi, sebagai peraturan, peranti sedemikian membolehkan anda mengawal hanya sebilangan kecil elemen [2]. Meningkatkan bilangannya memerlukan penggunaan cip memori tambahan dan peningkatan yang sepadan dalam abah-abah pendawaian. Ini membawa kepada komplikasi yang ketara bagi kedua-dua litar dan kod program yang diperlukan untuk menyalakan beberapa cip memori. Di samping itu, dalam penjelmaan ini adalah mustahil untuk mengawal satu set elemen cahaya yang terletak pada jarak yang agak jauh dari papan pengawal utama. Amalan mengulang peranti dinamik cahaya, sebagai contoh [2], menunjukkan bahawa perisian tegar yang diterbitkan, malangnya, jauh dari sempurna dan mengandungi ralat kasar. Tetapi pengguna menjangkakan hasil operasi peranti untuk mendapatkan kesan visual estetik. Oleh itu, pendekatan untuk membangunkan kod atur cara ini sama sekali tidak menggalakkan keinginan untuk mengulang peranti dinamik cahaya boleh atur cara, walaupun pelbagai jenis kesan dilaksanakan dalam perisian. Peranti yang dicadangkan bebas daripada kelemahan ini, dan sebelum merakam gabungan cahaya dinamik semasa ke dalam ingatan, ia dipaparkan pada garis kawalan LED, yang membolehkan anda menghapuskan sepenuhnya kemungkinan ralat yang mungkin dilakukan pengguna semasa proses pengaturcaraan. Penyelesaian kepada masalah menambah bilangan dan mengawal satu set elemen cahaya yang terletak pada jarak yang jauh dari papan pengawal utama adalah dengan menggunakan antara muka bersiri antara papan utama dan kalungan yang terdiri daripada daftar, elemen cahaya disambungkan terus ke output yang. Dalam peranti sedemikian, data dipindahkan ke daftar keluaran dalam tempoh masa yang sangat singkat pada frekuensi jam kira-kira 12,5 KHz (dengan frekuensi jam penjana RF 100 KHz). Paket data mengikuti satu sama lain dengan frekuensi kira-kira 10 Hz, yang membawa kepada perubahan dalam kombinasi cahaya dinamik. Memandangkan masa kemas kini data dalam daftar adalah sangat singkat: 80 μs x 32 nadi = 2,56 ms, perubahan kombinasi berlaku secara visual tanpa dapat dilihat, yang menghasilkan kesan main balik berterusan mereka. Talian itu dibuat dengan berkas 4 konduktor terkandas, termasuk wayar "biasa", dengan panjang talian sehingga 10 meter, dan dengan berkas 7 konduktor terkandas, dengan panjang 10 hingga 100 meter. Dalam kes kedua, setiap konduktor isyarat ("Data", "Penyegerakan", "Petunjuk Dayakan") diperbuat daripada "pasangan berpintal", konduktor kedua yang dibumikan pada kedua-dua belah garisan, dan, selepas itu, semua konduktor digabungkan menjadi satu berkas. Seperti yang diketahui, pantulan isyarat berbilang yang berlaku dalam talian panjang yang tidak sepadan, serta interaksi gangguan dua talian isyarat yang disertakan dalam satu berkas, dalam keadaan tertentu, boleh menyebabkan ralat dalam penghantaran data, yang dalam kes sistem cahaya dinamik. bermakna melanggar kesan estetik. Ini mengenakan sekatan ke atas panjang talian penyambung dan mengenakan keperluan ketat ke atas imuniti hingar sistem menggunakan antara muka bersiri.
Kekebalan bunyi sistem yang menggunakan antara muka bersiri bergantung kepada banyak faktor: kekerapan dan bentuk denyutan isyarat yang dihantar, masa antara perubahan dalam tahap (faktor tugas) denyutan, kapasitansi khusus konduktor talian yang disertakan. dalam berkas, rintangan setara talian, serta rintangan input penerima isyarat dan pemacu rintangan keluaran. Adalah diketahui bahawa kriteria utama untuk imuniti bunyi adalah nilai voltan pensuisan ambang elemen logik [3]. Voltan pensuisan ambang elemen logik penyongsangan diambil sebagai nilai di mana output elemen ditetapkan kepada voltan yang sama dengan input. Untuk litar mikro struktur TTL (siri K155) nilai ini adalah lebih kurang 1,1 V dengan voltan bekalan biasa 5 V [3]. Penggunaan litar mikro sedemikian dalam peranti untuk menghantar dan menerima data melalui talian panjang yang tidak sepadan tidak membenarkan mendapatkan imuniti hingar yang boleh diterima walaupun semasa beroperasi pada talian pendek (5 m). Hakikatnya ialah pantulan isyarat berbilang, amplitud yang walaupun sedikit melebihi nilai voltan pensuisan ambang elemen logik (1,1 V), membawa kepada pensuisan berganda daftar keluaran, dan oleh itu kepada ralat pemindahan data. Penggunaan struktur IC TTLSH yang lebih maju (siri KR1533) tidak menyelesaikan masalah, kerana voltan ambang untuk mereka tidak jauh lebih tinggi dan hanya 1,52 V pada voltan bekalan standard [3]. Untuk mengimbangi sebahagian isyarat yang dipantulkan, penapis RC konvensional (yang dipanggil rantai penyepaduan) sering digunakan, tetapi ia sendiri memperkenalkan herotan ke dalam isyarat yang dihantar, secara buatan meningkatkan masa naik dan turun bagi tepi isyarat. Oleh itu, kaedah ini tidak berkesan, dan, akhirnya, hanya membawa kepada peningkatan jumlah kapasiti parasit talian, yang mewujudkan beban tambahan pada litar mikro penterjemah isyarat pada bahagian pemancar talian. Terdapat satu lagi masalah yang berkaitan dengan penggunaan penapis RC. Apabila masa naik dan turun tepi isyarat meningkat, masa isyarat kawalan "kekal" berhampiran tahap ambang "berbahaya" voltan pensuisan elemen logik meningkat, yang seterusnya, membawa kepada peningkatan kebarangkalian pensuisan palsu daftar keluaran di bawah pengaruh isyarat bunyi. Dalam kes menggunakan litar mikro CMOS siri KR1564, ciri pemindahan simetri memberikan imuniti hingar pada tahap 45% voltan bekalan kuasa, yang hampir dengan nilai ideal (50%), dan imuniti hingar sistem meningkat dengan peningkatan voltan bekalan kuasa, kerana amplitud isyarat yang dihantar meningkat.
Asas elemen moden - litar mikro CMOS berkelajuan tinggi dengan kapasiti beban tinggi dan imuniti hingar maksimum (voltan pensuisan ambang mereka hampir sama dengan separuh voltan bekalan) - membolehkan anda membina SDS dengan antara muka bersiri, panjang talian penyambung yang, dengan mengambil kira bahagian yang menyambungkan daftar kalungan terpencil, boleh mencapai 100 m walaupun menggunakan kabel pasangan terpintal biasa (tiada konduktor terlindung!). Di samping itu, untuk menghantar isyarat ke talian, elemen penimbal berkuasa dengan pencetus Schmitt jenis KR1554TL2 digunakan, kapasiti beban tinggi yang membolehkan anda mengawal beban kapasitif secara langsung.
Kesan garisan panjang yang tidak sepadan mula kelihatan apabila masa tunda perambatan isyarat di sepanjang garisan dan belakang mula melebihi tempoh kenaikan dan penurunan tepi isyarat. Sebarang ketidakpadanan antara galangan talian setara dan galangan masukan elemen logik pada bahagian penerima talian atau galangan keluaran pemacu pada bahagian pemancar mengakibatkan pelbagai pantulan isyarat. Nilai biasa masa naik dan turun tepi isyarat untuk litar mikro siri KR1564 adalah kurang daripada 5 ns, jadi kesan garisan panjang yang tidak sepadan mula muncul apabila panjangnya beberapa puluh sentimeter. Mengetahui ciri-ciri talian penghantaran, seperti jumlah kapasitansi input dan kapasitans khusus per unit panjang, adalah mungkin untuk mengira masa tunda perambatan isyarat sepanjang keseluruhan panjang talian. Masa tunda perambatan isyarat biasa biasanya 5-10 ns/m. Jika panjang talian penyambung cukup panjang dan tempoh tepi naik dan turun isyarat cukup pendek (iaitu, transkonduktans adalah tinggi), ketidakpadanan antara rintangan setara talian dan rintangan input CMOS elemen logik di hujung penerima mencipta pantulan isyarat, amplitud yang bergantung pada nilai serta-merta voltan yang digunakan pada input elemen, dan pekali pantulan, yang, seterusnya, bergantung pada rintangan talian setara dan rintangan masukan unsur logik input. Oleh kerana rintangan input unsur-unsur litar mikro siri KR1564 adalah berkali-kali lebih besar daripada rintangan setara bagi garisan yang diperbuat daripada pasangan terpiuh atau konduktor terlindung, voltan yang dipantulkan pada input penerima berganda. Isyarat yang dipantulkan ini merambat di sepanjang talian kembali ke pemancar, di mana ia dipantulkan semula dan proses diulang sehingga isyarat dilemahkan sepenuhnya. Kelebihan litar mikro CMOS, kerana kapasiti bebannya yang tinggi (siri KR1554), adalah keupayaan untuk mengawal beban kapasitif secara langsung. Ciri-ciri pemindahan voltan arus yang seimbang (simetri) bagi unsur-unsur litar mikro ini memungkinkan untuk mendapatkan masa naik dan turun isyarat yang hampir sama. Di samping itu, untuk menghantar isyarat ke talian dan menerima, anda boleh menggunakan elemen penimbal berdasarkan pencetus Schmitt, yang memulihkan bentuk segi empat tepat isyarat terherot, dan dengan itu menghapuskan pencetus daftar palsu. Di samping itu, kehadiran histerisis dalam ciri pemindahan (pada voltan bekalan 5 V untuk IC KR1564TL2 nilai ini adalah lebih kurang 400 mV) mewujudkan margin tambahan imuniti hingar [3]. Gambarajah skematik Peranti mengandungi dua daftar bersambung selari. Salah satunya ialah kawalan yang dipasang pada papan utama peranti. LED disambungkan ke output litar mikronya (DD18 - DD21), yang melaluinya proses pengaturcaraan diperhatikan secara visual. Yang kedua - daftar keluaran (DD23, DD25, DD27, DD29) - adalah kawalan untuk kalungan elemen jauh. Kedua-dua daftar beroperasi secara serentak, tetapi hanya yang pertama yang terlibat dalam proses pengaturcaraan. Kawalan daftar output, dan oleh itu pemuatan data ke dalamnya, dijalankan melalui garis isyarat antara muka bersiri: "Data", "Penyegerakan" dan "Display Enable". Baris ketiga adalah tambahan; isyarat ini mematikan seketika output IC semua daftar semasa gabungan semasa sedang dimuatkan, yang menghilangkan kesan kelipan LED inersia rendah. Oleh itu, kalungan elemen jauh disambungkan ke papan utama peranti (tidak mengira yang pelindung (hanya diperlukan apabila panjang talian lebih daripada 10 m), yang merupakan sepasang setiap konduktor isyarat) dengan hanya empat wayar: “Data”, “Penyegerakan”, “Penyelesaian petunjuk” dan “ Umum”. Terima kasih kepada penggunaan antara muka bersiri, reka bentuk peranti ini membolehkan anda meningkatkan bilangan elemen cahaya dengan kos perkakasan yang minimum tanpa merumitkan protokol dengan ketara. Bilangan maksimum mereka dihadkan hanya oleh imuniti bunyi saluran komunikasi dan kapasiti beban sumber kuasa. Dengan nilai yang ditunjukkan unsur pemasaan C4R12 penjana jam RF dipasang pada elemen DD3.3, DD3.4, dan menetapkan perintang perapi R13 enjin ke kedudukan yang sepadan dengan rintangan maksimum (yang sepadan dengan kekerapan Penjana RF FT = 20 KHz) dan membuat garis konduktor isyarat dengan pasangan wayar berpintal, panjangnya boleh mencapai 100 meter. Peranti ini menggunakan IC memori boleh padam elektrik (EEPROM) tidak meruap (16 bit) 16384 Kbit (28 bit), jenis AT16C15-32PI. Kapasiti memori yang sepadan dengan satu kombinasi ialah 32 bit. Kitaran penuh mencipta kesan cahaya dinamik, sebagai contoh, "api yang menyala," terdiri daripada 32 kombinasi. Oleh itu, jumlah memori yang diduduki oleh kesan sedemikian ialah 32x1024=16384 bit, oleh itu, bilangan maksimum kesan jenis ini yang boleh ditulis serentak ke EEPROM ialah 1024/16=64. Perlu diambil kira bahawa kesan ini adalah yang paling intensif sumber, jadi bilangan sebenar kesan pencahayaan dinamik yang menduduki kurang daripada ruang alamat EEPROM boleh menjadi lebih besar dengan ketara. Untuk mendapatkan bilangan kesan yang lebih besar, dengan bilangan elemen garland yang sama, volum memori boleh ditingkatkan, contohnya, kepada 28 Kbit dengan menggantikan IC EEPROM dengan AT64C15-XNUMXPI dan meningkatkan kapasiti bit pembilang alamat. Proses pengaturcaraan agak mudah dan mudah: ia dilakukan dengan menekan tiga butang secara berurutan. Gabungan elemen pemancar cahaya ditetapkan dengan menekan dua butang secara berurutan: SB1 - "Tulis "0" dan SB2 - "Tulis "1"", yang sepadan dengan pengenalan LED hidup dan mati pada talian. Entri "sifar" sepadan dengan tepat dengan LED yang dihidupkan, kerana tahap ini muncul pada output daftar yang sepadan. Gabungan LED yang ditulis pada daftar dialihkan ke kanan dengan satu digit sejurus selepas menekan mana-mana butang yang ditunjukkan seterusnya. Gabungan yang dihasilkan ditulis ke EEPROM dengan menekan butang SB3 sekali - "Simpan gabungan". Dalam kes ini, urutan denyutan dijana secara automatik, di mana keadaan semasa daftar kawalan ditulis kepada EEPROM. Perlu ditekankan terutamanya bahawa algoritma pengaturcaraan sedemikian membolehkan anda menghapuskan sepenuhnya kemungkinan ralat yang mungkin dibuat oleh pengguna semasa proses pengaturcaraan, kerana tidak perlu menekan butang SB3 serta-merta selepas memasukkan kombinasi pada baris kawalan, dan hanya selepas memastikan bahawa butang SB1 dan SB2 telah dimasukkan kombinasi yang betul - tekan SB3. Prinsip operasi Gambar rajah litar elektrik bagi SDS 32 saluran boleh atur cara autonomi ditunjukkan dalam Rajah. 1. Rajah secara eksplisit menunjukkan sambungan satu daftar keluaran, yang terdiri daripada 8 litar mikro, menggunakan tiga konduktor isyarat talian penyambung. Mungkin terdapat beberapa daftar keluaran sedemikian yang, apabila disambung secara selari, akan beroperasi secara serentak. Konduktor sepunya (tidak ditunjukkan dalam rajah) yang menyambungkan daftar keluaran dan wayar sepunya papan pengawal utama juga disertakan dalam talian penyambung dan mesti diperbuat daripada wayar terkandas dengan keratan rentas sekurang-kurangnya 1 mm2. Peranti boleh beroperasi dalam dua mod: pengaturcaraan dan membaca. (Rajah menunjukkan kedudukan suis SA1 sepadan dengan mod main balik.) Mod pengaturcaraan ditetapkan dalam kedudukan bawah (mengikut gambar rajah) suis SA1. Mod ini menunjukkan bahawa LED HL2 merah dihidupkan. Dalam kes ini, operasi penjana frekuensi rendah denyutan segi empat tepat yang dipasang pada elemen DD3.1, DD3.2 disekat dan tahap logik rendah terbentuk pada output elemen DD3.2 (pin 6). Penekanan butang SB1, SB2 berturut-turut membawa kepada kemunculan tahap logik "0" pada output "1Q" atau "2Q" litar mikro DD2, yang mengandungi 4 pencetus RS bebas yang serupa. Kemunculan mana-mana tahap ini pada output "1Q" atau "2Q", dan oleh itu pada salah satu input unsur DD1.2, membawa kepada pembentukan nadi positif pada outputnya dan had berikutnya dalam tempoh oleh membezakan rantai C2R10. Oleh kerana sifar logik ditetapkan pada input "S0", "S1" pemultipleks DD14, maklumat daripada input "A0", "B0" akan dihantar ke outputnya. Dalam kes ini, tahap apa yang akan ditulis pada digit pertama daftar DD18, DD23 bergantung pada butang yang ditekan SB1 atau SB2. Apabila SB1 ditekan, sifar logik akan ditulis, dan apabila SB2 ditekan, satu logik akan ditulis. Selepas memasukkan gabungan pada baris kawalan LED HL12-HL43, dan oleh itu ke dalam daftar kawalan DD18-DD21, tekan butang SB3. Ini memulakan kitaran menulis gabungan semasa ke EEPROM, yang terdiri daripada 4 kitaran. Pada setiap kitaran jam, kandungan daftar DD16 ditulis ke daftar penimbal DD21, ia ditulis semula ke EEPROM, maklumat yang terkandung dalam daftar kawalan DD18-DD21 dialihkan ke kanan sebanyak 8 bit, dan kandungan daftar DD21 ditulis untuk mendaftar DD18. Oleh itu, setelah selesai kitaran ke-4, kandungan semua 4 IC daftar kawalan akan ditulis ke EEPROM sambil mengemas kini statusnya secara serentak. Apabila anda menekan butang SB3, nadi positif dijana pada output "3Q" pencetus RS ketiga bagi IC DD2, sama dengan tempoh masa butang ditekan. Nadi ini, selepas terbalik oleh unsur DD4.1 dan mengehadkan tempoh oleh rantaian pembezaan C3R11, menetapkan pencetus RS ke-4 IC DD2 kepada keadaan tunggal. Unit logik daripada keluarannya "4Q" (pin 13) membenarkan operasi penjana RF yang dibuat pada elemen DD3.3, DD3.4 dan pada masa yang sama melarang petunjuk gabungan cahaya dinamik semasa yang terkandung dalam kawalan dan output daftar. Ini adalah perlu untuk menghapuskan kesan kelipan LED inersia rendah semasa proses memuatkan kombinasi baharu. Tahap ini juga mempengaruhi input elemen logik DD11.1, DD11.2 dan menyebabkan kemunculan tahap logik "1" pada output yang terakhir, yang bertindak pada input "S0" (pin 14) bagi DD14 pemultipleks dan membenarkan laluan ke output (pin 7 dan 9) maklumat daripada input yang sepadan "A1", "B1". Oleh kerana pada masa ini kuasa dihidupkan, litar untuk menetapkan semula pembilang DD6, DD7, DD8.1, DD8.2, DD9.1 berfungsi, maka pada masa awal kitaran pertama daripada 4 kitaran rakaman pada output "0" (pin 3) pembilang DD6, tahap DD7 unit logik terbentuk. Penurunan negatif nadi pertama kekutuban positif pada input "CP" (pin 13) pembilang DD6 akan membawa kepada penampilan satu tahap logik pada output "1" (pin 2), dan oleh itu tahap " 1” pada output elemen DD5.2. Tahap ini, "melepasi" melalui pemultipleks bawah DD14 mengikut litar dan disongsangkan oleh pencetus Schmitt DD17.3, memberi kesan kepada input gating "C" (pin 12) daftar kawalan DD18-DD21 (lihat rajah dalam Rajah 2. : tepi negatif " CLK1"). Tahap logik ini pada output unsur DD5.2 akan kekal sehingga nadi ketiga jatuh pada input "CP" pembilang DD6 (lihat rajah dalam Rajah 2: tepi positif (tepi) "CLK1"). Dalam tempoh masa ini, antara penurunan denyutan pertama dan kedua, denyutan negatif akan dihasilkan pada output penyongsang DD1 (lihat rajah dalam Rajah 2: "CLK4.4"). Nadi ini, selepas diulang oleh pemultipleks teratas dalam litar, yang merupakan sebahagian daripada IC DD2, akan menulis satu bit maklumat daripada output "PR" (pin 2) bit terakhir daftar kawalan DD15 ke dalam penimbal DD16 mendaftar. Penurunan nadi positif pada output penyongsang DD17 bertepatan dengan masa dengan penurunan nadi ke-21 pada input "CP" pembilang DD4.4 (lihat rajah dalam Rajah 2: tepi "CLK6"). Mengikut penurunan nadi ke-2 pada input "CP" pembilang DD2, kejatuhan positif ("CLK3") akan terbentuk pada output elemen DD6, yang, selepas diulang oleh pemultipleks yang lebih rendah daripada IC DD5.2 dan disongsangkan oleh pencetus Schmitt DD1, akan merekodkan satu bit maklumat daripada output "PR" bit terakhir daftar kawalan DD14 kepada bit pertama daftar DD17.3. Schmitt yang berkuasa mencetuskan DD21 dan DD18 (sebahagian daripada IC KR17.1 TL17.2) disertakan dalam peranti untuk operasi terus pada talian dengan beban kapasitif, serta untuk menghalang isyarat yang dipantulkan daripada talian daripada mencapai input daftar kawalan, dengan mengasingkan rantai isyarat yang sepadan. Prosedur yang diterangkan diulang 8 kali sehingga daftar penimbal DD16 diisi dan kandungan daftar DD21 ditulis semula ke daftar DD18. Setelah selesai nadi penyegerakan negatif ke-8 pada input "C" daftar penimbal (lihat rajah dalam Rajah 2: tepi "CLK2"), keadaan semasa daftar DD16 akan ditulis semula sepenuhnya ke dalam daftar DD21. Ini akan berlaku apabila penurunan nadi ke-58 pada input "CP" kaunter DD6. Mengikut penurunan ini, kaunter DD6 akan pergi ke negeri ke-3. Oleh kerana pada masa ini kaunter DD7 sudah berada dalam keadaan ke-7, dua isyarat satu tahap logik yang tiba pada input elemen DD12.1 akan menyebabkan tahap sifar logik muncul pada outputnya. Oleh itu, nadi negatif ("CS", lihat Rajah 12.1) akan dijana pada output unsur DD2, sama dengan tempoh pengulangan nadi penjana RF yang dibuat pada elemen DD3.3, DD3.4. Selepas "melepasi" melalui bahagian bawah, mengikut litar, pemultipleks IC DD15 (ingat bahawa pada inputnya "S0" tahap "sifar" ditetapkan, ditetapkan oleh suis SA1), nadi negatif ini mengambil sampel kristal IC EEPROM DD15 pada input “CS” (“Chip”) Select” - "Crystal Select") dan, dengan itu, menghasilkan rakaman selari 8 bit maklumat yang dijana pada output daftar penimbal DD16 pada alamat yang ditetapkan pada input A0-A10 EEPROM DD13. Kawalan visual pengisian ruang alamat EEPROM IC DD13 dijalankan menggunakan barisan LED HL3 - HL11, memaparkan alamat semasa pembilang binari DD8.1, DD8.2, DD9.1. Enam LED pertama HL3-HL9, hijau, menunjukkan pengisian 25% pertama ruang alamat, HL10 kuning dalam kombinasi dengan hijau - dari 25 hingga 50%, HL11 merah dalam kombinasi dengan kuning dan hijau - dari 50 hingga 100% . Pencahayaan serentak semua LED dalam mod tulis menunjukkan bahawa keseluruhan ruang alamat EEPROM penuh, kecuali sel di empat alamat terakhir. Selepas merekodkan gabungan cahaya dinamik pada empat alamat terakhir, pembilang DD8.1, DD8.2 ditetapkan kepada keadaan sifar, dan DD9.1 kepada keadaan kelapan, yang disertai dengan pemadaman LED HL3-HL11. Tahap sifar ditetapkan pada semua baris alamat. Dalam kes ini, program boleh dirakam semula. Mod bacaan ditetapkan dengan menggerakkan suis SA1 ke kedudukan atas, mengikut rajah, yang sepadan dengan menghidupkan HL1 LED hijau. Peranti boleh ditukar kepada mod ini pada bila-bila masa, walaupun tanpa melengkapkan pengaturcaraan keseluruhan ruang alamat EEPROM. Dalam kes ini, atur cara yang sebelum ini direkodkan pada alamat akan dimainkan semula, bermula dari ruang alamat semasa hingga ke penghujung ruang alamat, dan kemudian kitaran main balik program akan diteruskan, bermula dari alamat sifar EEPROM. Jika mod bacaan ditetapkan sebelum menghidupkan kuasa, litar tetapan semula, dipasang pada elemen C6R15, DD1.3, DD1.4, DD5.1, akan menetapkan pembilang DD6, DD7, DD8.1, DD8.2, DD9.1 .1 hingga sifar. Dalam mod ini, logik satu tahap dari kiri, mengikut litar, output suis SA3.1 akan membolehkan operasi penjana frekuensi rendah yang dibuat pada elemen DD3.2, DD10 dengan frekuensi kira-kira 3.2 Hz. Denyutan kekutuban positif daripada keluaran unsur DD4.1, selepas terbalikkan oleh unsur DD3 dan mengehadkan tempoh oleh rantaian pembezaan C11R4, akan menyebabkan flip-flop RS ke-2 IC DD6 ditetapkan kepada keadaan tunggal. Dalam mod ini, penurunan nadi positif pertama pada input "CP" pembilang DD10.1 akan menetapkan yang terakhir kepada keadaan tunggal, yang akan membawa kepada penukaran elemen DDXNUMX kepada keadaan sifar. Tahap sifar logik daripada outputnya, disongsangkan oleh elemen DD10.2, mempengaruhi input elemen DD11.4 dan, bersama-sama dengan tahap "satu" yang datang ke input kedua elemen ini, juga menetapkan tahap "1" pada tahapnya. pengeluaran. Tahap ini akan membawa kepada penukaran output daftar penimbal DD16 ke keadaan ketiga - kini ia telah menjadi input (lihat rajah dalam Rajah 2: tepi "SL"). Selepas penurunan nadi kedua pada input "CP" pembilang DD6, tahap logik "2" muncul pada output "4" (pin 1), yang menukar elemen DD5.3 menjadi satu keadaan. Satu tahap daripada outputnya mempengaruhi input elemen DD12.3 dan, dalam kombinasi dengan tahap logik yang datang ke input kedua elemen ini, menetapkan tahap sifar logik pada outputnya. Tahap logik ini, bertindak pada input "OE" ("Output Enable" - "Output Enable") IC EEPROM DD13, membawa kepada menukar outputnya kepada keadaan aktif (lihat rajah dalam Rajah 2: "OE" penurunan) , serta, "melepasi" melalui pemultipleks bawah DD15 mengikut rajah (memandangkan input "S0" kini ditetapkan ke tahap "1"), membawa kepada pemilihan EEPROM IC DD13, pada input "CS" . Pada output "D0" - "D7" EEPROM, data yang ditulis ke alamat semasa yang kini ditetapkan pada input alamat "A0" - "A10" muncul. Pada masa yang sama, apabila penurunan denyutan kedua pada input "CP" pembilang DD6, pembentukan nadi negatif untuk penulisan selari ke daftar penimbal DD16 bermula (lihat rajah dalam Rajah 2: penurunan pertama daripada “CLK2”). Nadi ini dijana pada output unsur DD11.3 pada permulaan setiap 4 kitaran kitaran bacaan, i.e. sebelum permulaan pembentukan setiap 8 denyutan penyegerakan ("CLK1") daftar kawalan dan keluaran. Pembentukan nadi tulisan selari ke daftar penimbal DD16 (lihat rajah dalam Rajah 2: tepi pertama "CLK2") akan berakhir apabila penurunan nadi ketiga pada input "CP" pembilang DD6. Selepas penurunan nadi keempat pada input "CP" pembilang DD6, elemen DD12.3 akan bertukar kepada keadaan logik, yang seterusnya akan menukar output EEPROM IC DD13 kepada yang ketiga (rintangan tinggi) keadaan (lihat rajah dalam Rajah 2: tepi “OE” ).Kejatuhan denyutan kelima pada input “CP” pembilang DD6 akan menukar output daftar penimbal DD16 kepada keadaan aktif (lihat rajah dalam Rajah. 2: "SL" penurunan). Pemisahan masa detik menghidupkan dan mematikan peringkat keluaran daftar penimbal DD16 dan EEPROM DD13 adalah perlu untuk operasi diselaraskan yang betul bagi peringkat keluaran litar mikro ini. Seperti yang dapat dilihat dari rajah pemasaan mod bacaan (lihat Rajah 2), pertama output "D0" - "D7" EEPROM DD13 dimatikan, kemudian, selepas 1 kitaran jam penjana RF, output "1" - "8" daftar penimbal dihidupkan DD16. Selepas 2 kitaran jam lagi, output DD16 dimatikan dan, selepas 1 kitaran jam lagi, output DD13 kini dihidupkan. Selepas penurunan nadi ke-6 pada input "CP" kaunter DD6, pembentukan serentak denyutan baca ("CLK2") daftar penampan DD16 dan denyut tulis ("CLK1") kepada daftar kawalan DD18-DD21 bermula . Pembentukan nadi tulis (lihat rajah dalam Rajah 2: tepi "CLK1") dalam daftar DD18-DD21 akan menamatkan 1 kitaran jam sebelum akhir pembentukan nadi baca (lihat rajah dalam Rajah 2: tepi kedua "CLK2 ") daftar penimbal DD16. Akibatnya, kandungan daftar penimbal DD16 akan ditulis semula ke dalam daftar DD18, dan kandungan yang terakhir akan ditulis semula secara berurutan ke dalam daftar DD19, dan seterusnya. Selepas melengkapkan kitaran bacaan gabungan semasa, kelebihan negatif terbentuk pada output "2" (pin 4) pembilang DD8.1, yang, selepas mengehadkan tempoh dengan membezakan rantai RC C5R14 dan menyongsangkan elemen DD1.3. 6, membawa kepada penetapan semula pembilang DD7, DD4 dan pemasangan kepada keadaan sifar bagi flip-flop RS ke-2 bagi IC DD3.3. Tahap logik yang rendah daripada outputnya membawa kepada menyekat operasi penjana RF yang dipasang pada elemen DD3.4, DD3.4. Output unsur DD4 ditetapkan kepada tahap sifar logik yang berterusan. Pada masa yang sama, tahap "sifar" daripada output "13Q" (pin 2) bagi pencetus RS keempat DD18, menukarkan output kawalan DD21-DD23, dan output DD25, DD27, DD29, DDXNUMX mendaftar menjadi aktif. nyatakan dan membenarkan penunjuk gabungan cahaya dinamik semasa. Dalam kes ini, gabungan kod akan ditetapkan pada output daftar dan, sehingga penurunan nadi positif seterusnya pada output penjana frekuensi rendah, akan dipaparkan pada baris LED. PEMBINAAN DAN BUTIRAN. Pengawal utama dipasang pada papan litar bercetak berukuran 100x150 mm (Rajah 3), dan daftar keluaran adalah 25x80 mm (Rajah 4) diperbuat daripada gentian kaca kerajang setebal 1,5 mm dengan pengetatan dua muka. Reka bentuk papan litar bercetak direka bentuk untuk dilukis dengan tangan, yang sepatutnya memudahkan pengeluarannya di makmal radio amatur. Sambungan yang ditunjukkan oleh garis putus-putus dibuat dengan wayar terkandas nipis dalam penebat. Peranti menggunakan perintang tetap jenis MLT-0,125, perintang berubah - SP3-38b, kapasitor K10-17 (C1-C6, C8), K50-35 (C7, C9-C16); LED sangat terang, empat warna, pada papan pengawal utama - diameter 3 mm, dan dalam kalungan jauh - 10 mm, taip KIPM-15, diletakkan dalam urutan berselang-seli. Sudah tentu, kombinasi lain unsur pemancar cahaya juga boleh dilakukan. Untuk mengawal beban yang lebih berkuasa, contohnya, lampu pijar atau kalungan LED yang disambungkan selari, daftar keluaran mesti ditambah dengan suis transistor atau triac. Diod pelindung VD1 dan diod penyahgandingan (VD2, VD3) boleh menjadi sebarang diod silikon kuasa sederhana. Butang SB1-SB3, jenis KM1-1, dan suis, jenis MT-1, dipateri terus pada papan pengawal. Lubang konfigurasi yang sesuai disediakan untuk mereka. Litar mikro daftar keluaran (DD22-DD29, lihat Rajah 5), yang mengawal kalungan jauh unsur cahaya, seperti yang dinyatakan di atas, disambungkan ke papan pengawal utama menggunakan pasangan wayar berpintal. Kemasukan mereka (dengan mengambil kira pencetus Schmitt penyongsangan tambahan) adalah serupa dengan IC DD18-DD21 daftar kawalan (lihat Rajah 1), tetapi data daripada keluaran pemindahan "PR" IC DD29 terakhir daftar keluaran ialah tidak digunakan, kerana daftar output hanya beroperasi dalam mod terima (memuat turun, tetapi tidak membaca) maklumat. Kalungan terpencil elemen cahaya, serta pengawal utama, dikuasakan daripada sumber 12 V stabil yang berasingan. Arus yang digunakan oleh peranti tidak melebihi 600 mA (ini adalah nilai puncak apabila semua LED dinyalakan serentak), dan apabila menggunakan IC KR1533IR24, ia tidak melebihi 750 mA . Oleh itu, bekalan kuasa mesti mempunyai kapasiti beban yang sesuai. Adalah disyorkan untuk menggunakan sumber kuasa dengan arus beban minimum sekurang-kurangnya 1A, terutamanya untuk kuasa output (jauh) daftar. Ini akan mengurangkan amplitud isyarat hingar yang teraruh melalui litar kuasa kepada litar isyarat litar mikro daftar. Seperti yang dinyatakan sebelum ini, data ke daftar output (DD23, DD25, DD27, DD29) dihantar melalui talian isyarat antara muka bersiri: "Data" dan "Penyegerakan". Perlu diingatkan bahawa unsur-unsur litar mikro KR1554 TL2 (74AC14) digunakan sebagai penterjemah penimbal pada papan pengawal utama, dan bukan KR1564 TL2 (74HC14), kerana hanya yang pertama daripada mereka yang mampu memberikan arus keluaran yang besar ( sehingga 24 mA) dan mengawal beban kapasitif secara langsung. Dengan panjang garis pendek (sehingga 10 m), kekerapan denyutan penyegerakan ditetapkan kepada maksimum (100 kHz) dan peluncur R13 perintang pemangkas ditetapkan pada kedudukan yang sepadan dengan rintangan minimum. Dengan peningkatan yang ketara dalam panjang talian (lebih daripada 10 m), amplitud isyarat gangguan yang diaruhkan dalam talian isyarat oleh konduktor bersebelahan meningkat. Jika amplitud hingar melebihi voltan pensuisan ambang input yang dicetuskan oleh Schmitt (dengan mengambil kira histerisis), kegagalan penghantaran data mungkin berlaku. Untuk menghapuskan keadaan ini, apabila pengawal beroperasi pada garisan yang agak panjang (dari 10 hingga 100 m), mungkin perlu mengurangkan sedikit frekuensi penjana RF dengan perintang R13. Kelajuan pemuatan kombinasi cahaya dinamik akan berkurangan, tetapi tidak akan ada perbezaan visual dalam pengendalian peranti, kerana kesan kelipan LED ditutup sepenuhnya oleh isyarat "Resolusi Paparan". Walaupun dengan kekerapan minimum yang mungkin bagi penjana RF (20 kHz), masa kemas kini maksimum gabungan dinamik cahaya ialah 400 μs x 32 denyut = 12800 μs (12,8 ms), yang sepadan dengan frekuensi penjanaan semula kira-kira 78 Hz . Kekerapan ini hampir dengan nilai ergonomik 85 Hz. Mendaftar DD16, DD18-DD21 jenis KR1564IR24 (analog langsung 74HC299), digunakan pada papan pengawal utama, boleh digantikan dengan KR1554IR24 (74AC299), dan, dalam kes yang melampau, dengan KR1533IR24. Oleh kerana litar mikro KR1533IR24 (SN74ALS299) ialah struktur TTLSH dan menggunakan arus yang agak besar walaupun dalam mod statik (kira-kira 35 mA), adalah disyorkan untuk menggunakan litar mikro CMOS jenis KR1564IR24 (74HC299) dalam daftar jauh (output). Pada papan pengawal utama, adalah mungkin untuk menggunakan daftar mana-mana siri KR1554, KR1564 atau KR1533. Dengan ketiadaan AT28C16-15PI EEPROM, anda boleh menggunakan RAM statik KR537RU10 (RU25). Lebih-lebih lagi, jika terdapat keperluan untuk penyimpanan jangka panjang program kawalan, anda perlu menggunakan bekalan kuasa sandaran 3V, yang terdiri daripada dua elemen jenis LR03 (AAA), yang disambungkan melalui diod decoupling germanium jenis D9B, seperti yang ditunjukkan dalam [1]. Penstabil bersepadu DA1 (KR142EN5B), dengan penarafan perintang pengehad arus R17-R59 yang ditunjukkan dalam rajah, tidak memerlukan radiator, tetapi jika LED super terang tidak tersedia, anda boleh menggunakan yang biasa dengan kecerahan standard. Dalam kes ini, nilai perintang R17-R59 mesti dikurangkan sebanyak tiga hingga empat kali, dan penstabil mesti dipasang pada radiator dengan keluasan sekurang-kurangnya 100 cm2. Voltan bekalan kedua-dua papan pengawal utama dan daftar keluaran boleh dipilih dalam julat 9-15V, tetapi apabila ia meningkat, perlu diingat bahawa kuasa yang hilang oleh IC penstabil meningkat mengikut perkadaran voltan yang jatuh padanya . Kekerapan pensuisan kombinasi cahaya dinamik boleh diubah dengan melaraskan perintang R9, dan kelajuan pemuatan, apabila bekerja pada garisan yang sangat panjang, ialah R13. Metodologi Pengaturcaraan Menyediakan peranti untuk operasi terdiri daripada memasukkan kombinasi cahaya dinamik ke dalam memori EEPROM menggunakan butang SB1-SB3. Pilihan alternatif juga mungkin: tulis program kawalan yang dijana, contohnya, mengikut kaedah yang dibincangkan dalam [4], menggunakan pengaturcara standard, dan kemudian pasang IC EEPROM dalam soket, yang sebelumnya dipateri pada papan peranti. Sebagai contoh, pertimbangkan pengaturcaraan kesan "berlari api". Kami akan menganggap bahawa kuasa telah dimatikan sebelum pengaturcaraan bermula. Contoh 1. Kesan “Running Fire”. Hidupkan kuasa. LED HL3-HL11 seharusnya tidak menyala (kaunter DD8.1, DD8.2, DD9.1 berada dalam keadaan sifar). Mod pengaturcaraan ditunjukkan oleh LED merah HL2. Tekan butang SB1 sekali. Kawal kemasukan LED HL12. Tekan butang SB3 sekali. (Ini akan merekodkan gabungan semasa sambil mengemas kini kandungan daftar kawalan DD18-DD21 pada masa yang sama). Tekan butang SB2 sekali. Pantau LED HL12 padam dan HL13 dihidupkan. Tekan butang SB3 sekali. Tekan butang SB2 sekali. Pantau LED HL13 padam dan HL14 dihidupkan. Tekan butang SB3 sekali. Ulang sehingga LED yang dihidupkan melepasi semua kedudukan. Semasa proses pengaturcaraan, menekan butang SB3 disertai dengan perubahan dalam kombinasi kod binari pada output pembilang DD8.1, DD8.2, DD9.1, yang dipaparkan oleh barisan LED HL3-HL11. Satu lagi contoh pengaturcaraan kesan "bayangan berjalan" dipertimbangkan dalam [1]. Seperti yang dinyatakan sebelum ini, peranti ini berpotensi untuk meningkatkan bilangan elemen cahaya. Terima kasih kepada ini, peranti boleh digunakan, sebagai contoh, sebagai pengawal untuk papan maklumat ringan. Bilangan elemen garland boleh mencecah beberapa dozen (mudah untuk meningkatkannya dengan gandaan lapan) tanpa mengubah protokol antara muka bersiri dengan ketara. Ia hanya perlu untuk menetapkan bilangan kawalan dan daftar keluaran yang diperlukan dan menukar bilangan denyutan jam penyegerakan dengan sewajarnya. Sememangnya, adalah perlu untuk mengambil kira perubahan dalam julat alamat EEPROM yang sepadan dengan satu kombinasi cahaya dinamik. Jika anda perlu mengawal garland yang bilangan elemennya melebihi seratus, anda mesti menggunakan daftar penimbal tambahan. Dalam kes ini, data akan dipindahkan ke daftar penimbal pada frekuensi jam yang lebih rendah, dan data akan ditimpa ke dalam daftar keluaran yang disambungkan kepada outputnya selepas selesai kitaran pemindahan data ke daftar penimbal. Ini akan membolehkan anda memindahkan paket data yang besar ke atas talian antara muka bersiri secara langsung pada masa ini gabungan cahaya dinamik semasa dipaparkan. Sememangnya, ini memerlukan beberapa kerumitan protokol. Untuk semua soalan yang berkaitan dengan pelaksanaan antara muka bersiri dalam peranti pencahayaan dinamik, anda boleh mendapatkan nasihat dengan menghantar permintaan ke alamat e-mel pengarang yang ditunjukkan pada permulaan artikel. Kesusasteraan:
Pengarang: Odinets Alexander Leonidovich, Electronic_DesignArt@tut.by, Minsk, Belarus
Kandungan alkohol bir hangat
07.05.2024 Faktor risiko utama untuk ketagihan perjudian
07.05.2024 Kebisingan lalu lintas melambatkan pertumbuhan anak ayam
06.05.2024
▪ Kejuruteraan genetik untuk biofuel ▪ Jisim neutrino paling ringan dikira ▪ Ikut pandangan mata si mabuk
▪ bahagian tapak Penerangan kerja. Pemilihan artikel ▪ pasal Roselle. Legenda, penanaman, kaedah aplikasi
Laman utama | Perpustakaan | artikel | Peta Laman | Ulasan laman web
www.diagram.com.ua |
Lihat artikel lain bahagian 
Berita terkini sains dan teknologi, elektronik baharu:
Semua bahasa halaman ini