ENSIKLOPEDIA ELEKTRONIK RADIO DAN KEJURUTERAAN ELEKTRIK Pengawal lebar nadi bagi siri KR1156EU2 dan KR1156EUZ. Data rujukan Ensiklopedia elektronik radio dan kejuruteraan elektrik / Bahan rujukan Litar mikro siri KR1156EU2, KR1156EU3 direka untuk mengawal bekalan kuasa sekunder berdenyut yang beroperasi pada frekuensi sehingga 1 MHz. Analog terdekat litar mikro ini ialah UC3825 dan UC3823 (Unitrode), masing-masing. Analog domestik terdekat ialah KR1114EU4. Litar mikro dihasilkan menggunakan teknologi epitaxial planar dengan penebat simpang p-n. Mereka ditempatkan dalam perumahan plastik enam belas pin 2103.16-3 (Gamb. 1). Berat peranti - tidak lebih daripada 1,2 g Pengawal direka bentuk untuk beroperasi dalam peranti dengan kawalan lebar nadi (PW) dan maklum balas voltan dan arus. Kelewatan isyarat yang melalui pengawal tidak melebihi 50 ns. Litar mikro mengandungi penguat ralat jalur lebar dengan kadar slew voltan keluaran sekurang-kurangnya 12 V/μs, dan serasi dengan sistem dengan gandingan voltan masukan langsung. Pada output pengawal, suis separuh jambatan disediakan untuk arus sehingga 1,5 A (pin 11 dan 14), yang memberi mereka keupayaan untuk mengawal transistor kuat struktur MOS (dalam mod push-pull - KR1156EU2, dalam mod kitaran tunggal - KR1156EUZ). Pengawal mengandungi beberapa peranti dan sistem yang boleh meluaskan skop aplikasi dengan ketara. Ini termasuk selak SI (lebih lanjut mengenainya di bawah), pengehad semasa dalam setiap tempoh, unit yang memastikan permulaan lancar pengawal, pengehad untuk tempoh maksimum denyutan output, sumber voltan rujukan 5,1 V. Selain itu, perlindungan terhadap undervoltage disediakan. voltan bekalan, dengan "histeresis", keupayaan untuk menyegerakkan dan mematikan pengawal dengan isyarat luaran. Dalam keadaan "Mati", litar mikro menggunakan arus tidak lebih daripada 1 mA. Pinout litar mikro (dalam kurungan penetapan output ditunjukkan pada imej grafik konvensional): pin. 1 - input penyongsangan op-amp; vyv. 2 - input op-amp bukan terbalik; vyv. 3 (0еа) - output op-amp, menyongsangkan input SHI pembanding; vyv. 4 (Syn) - input/output isyarat penyegerakan; vyv. 5 (Rt) - terminal untuk menyambung perintang* litar pemasaan; vyv. 6 (Ct) - terminal untuk menyambungkan kapasitor* litar pemasaan; vyv. 7 (Ramp) - input bukan penyongsangan pembanding SHI; vyv. 8 (Cs) - terminal untuk menyambungkan kapasitor unit permulaan lembut; vyv. 9 (Berhenti) - input isyarat untuk mengehadkan arus atau mematikan litar mikro; vyv. 10 (Com) - keluaran biasa, bekalan kuasa negatif; vyv. 11 (A) - output penguat arus separuh jambatan pertama; vyv. 12 (Em) - pemancar transistor penguat semasa; vyv. 13 (Kol) - pengumpul transistor penguat semasa; vyv. 14 (V) - output penguat arus separuh jambatan kedua; vyv. 15 (+U) - output kuasa positif; vyv. 16 (Uref) - output sumber voltan rujukan. Gambar rajah berfungsi mikropengawal KR1156EU2 ditunjukkan dalam Rajah. 2. Memandangkan litar mikro KR1156EU2 dan KR1156EUZ mempunyai banyak persamaan, selanjutnya dalam teks, melainkan dinyatakan sebaliknya, huraian akan digunakan untuk kedua-duanya. Pengawal termasuk penjana voltan gigi gergaji G1, sumber voltan pincang G2 pada 1,25 V, penguat ralat operasi jalur lebar terkawal DA1, pembanding PID DA5, selak pada pencetus DD3, penyongsang fasa pada pencetus DD5, DD6, penguat arus keluaran DA7, DA8 dengan unit kawalan logik DD7, DD8, unit mula lembut (transistor VT1, VT2, sumber arus G3), pembanding had arus beban DA2 dengan unit penutupan litar mikro (DA3, DD2), unit penyekat voltan bekalan rendah DA4, sumber voltan rujukan G4 dengan unit kawalan voltan ini (DA6). Fungsi pelindung pengawal disediakan oleh pembanding arus beban DA2 dengan voltan ambang 1 V, pembanding tutup litar mikro DA3 dengan voltan ambang 1,4 V, dan unit permulaan lembut yang mampu, sebagai tambahan , mengehadkan tempoh maksimum denyut keluaran (sejak voltan pada output penguat ralat DA1 dihadkan oleh voltan pada pin pengawal 8 melalui litar kawalan pada transistor VT1). Unit penyekat pengawal, apabila voltan bekalan berkurangan di bawah 9,2 V (dengan "histeresis" 0,6 V) dalam keadaan "Mati", menyediakan penggunaan arus yang rendah, sementara ia menukar penguat keluaran kepada keadaan galangan tinggi. Nod logik DD7, DD8 menghalang peralihan serentak penguat keluaran kepada keadaan tahap tinggi dan kemunculan banyak denyutan semasa satu kitaran jam pada output A dan B. Penguat arus keluaran separuh jambatan direka bentuk untuk beroperasi dengan beban yang mempunyai komponen kapasitif yang besar, sebagai contoh, gerbang transistor MOS yang berkuasa, dan mampu menghantar kedua-dua arus masuk dan keluar. Ciri teknikal utama*
* Pada voltan bekalan 15 V dan suhu ambien dalam 0°C...+70°C. **Untuk pengawal KR1156EUZ - kepada tempoh Nilai maksimum ciri yang dibenarkan*
* Masa pendedahan nilai had parameter tidak boleh melebihi 1 ms dengan kitaran tugas nadi 100. ** Pada suhu ambien lebih daripada 25 °C, kuasa terlesap P mesti dikurangkan mengikut undang-undang linear P = 1 - (Tam.avg - 25 °C)/Rt ambient.avg dengan Rt ambient.avg ialah terma rintangan persekitaran kristal , sama dengan 125 °C/W. Sumber voltan rujukan G4 terdiri daripada penstabil pampasan suhu dan penguat arus yang membekalkan kuasa kepada beban luaran dengan arus sehingga 10 mA (dari pin 16). Sumber dilengkapi dengan peranti perlindungan litar pintas keluaran pada kira-kira 30 mA. Ia memberi kuasa kepada pembanding, nod logik, bekalan pincang 1,25V, op amp dan penjana tanjakan. Pengayun induk voltan tanjakan boleh beroperasi pada frekuensi sehingga 1 MHz. Ia ditentukan oleh rintangan perintang R, dan kapasitansi kapasitor Ct litar pemasaan, masing-masing disambungkan ke pin 5 dan 6. Pada pin 5, pengawal mengekalkan voltan 3 V, dan arus melalui perintang Rt dipantulkan ke pin 6 dalam nisbah 1: 1, jadi arus pengecasan l3Ct kapasitor Ct ditentukan daripada ungkapan l3Ct = 3 /Rt. Pada Rt = 3,65 kOhm dan Ct = 1000 pF, frekuensi penjana ialah 400 kHz ±10%. Untuk beroperasi pada frekuensi yang berbeza, adalah perlu untuk menukar parameter litar pemasaan mengikut Rajah. 3. Masa "mati" penjana, sama dengan tempoh nadi pada output Syn dan menentukan julat dinamik pengawal (memandangkan output A dan B berada dalam keadaan tahap rendah), bergantung pada kapasitansi Ct dan boleh mencapai 100 ns . Penjana menjana voltan gigi gergaji pada input Ct (pin 6), isyarat penyegerakan untuk operasi bersama dua pengawal (dialih keluar dari pin 4), menjana denyutan jam pada pin 4 semasa voltan gigi gergaji jatuh untuk menutup penguat keluaran secara serentak mengikut urutan. untuk menghapuskan melalui arus (melalui penguat transistor) dan menukar DD3 pencetus selak kepada keadaan yang membolehkan operasi penguat keluaran. Penjana dibina mengikut litar pencetus Schmitt, outputnya disambungkan ke pin 4 melalui pengikut pemancar pada transistor npn. Denyutan jam terbentuk pada pin ini, tahap rendahnya (2,3 V) sepadan dengan pengecasan kapasitor Ct , dan tahap tinggi (4,5 V) - pelepasan. Pengikut pemancar membolehkan anda menggabungkan pin 4 daripada beberapa litar mikro (pendawaian ATAU). Kapasiti beban output ialah 4 - 1 mA, dan oleh kerana sumber arus dalaman dalam beban pengikut pemancar menggunakan tidak lebih daripada 400 μA, faktor percabangan untuk output ini apabila beroperasi secara serentak dengan litar mikro yang serupa ialah sekurang-kurangnya dua. Penjana litar mikro hamba (disegerakkan) tidak boleh disekat, tetapi boleh dilaraskan kepada frekuensi yang lebih rendah sedikit daripada penjana induk dengan pemilihan elemen pemasaan Rt dan Ct yang sesuai. Dengan pendekatan ini, setiap pengawal akan mempunyai voltan tanjakan tempatan. Ia juga mungkin untuk mematikan sepenuhnya penjana jika pin 5 disambungkan ke pin 16, dan pin 6 ke pin biasa. Dalam kes ini, isyarat penyegerakan dibekalkan daripada penjana luaran ke pin 4. Untuk penyegerakan yang lebih bercabang, anda boleh menggunakan pengikut pemancar yang dikawal oleh isyarat jam pengawal induk, dan sambungkan hamba kepada outputnya melalui kapasitor dan, jika perlu. , melalui padanan perintang dan talian penghantaran. Pilihan kapasitor Ct yang betul adalah sangat penting. Pada frekuensi tinggi, rintangan dan induktansi siri yang berkesan, serta nilai penyerapan dielektriknya, menentukan ketepatan frekuensi dan kestabilan pengayun. Oleh itu, adalah disyorkan untuk menggunakan hanya kapasitor RF. Untuk mengurangkan pengaruh induktansi parasit petunjuk kapasitor, semasa pemasangan, anda harus memendekkannya sebanyak mungkin dan menyambungkannya sedekat mungkin ke pin 10 litar mikro. Denyutan jam satu peringkat menggerakkan selak DD3 ke keadaan sifar, jam refleks bes dan gerbang penguat keluaran pengawal, menghalang arus. Pada tahap sifar nadi jam, nadi peringkat tinggi muncul pada output salah satu penguat dan kekal sehingga ketibaan nadi jam seterusnya, melainkan terdapat larangan pada litar lain. Penguat isyarat ralat DA1 ialah op-amp berkelajuan tinggi jalur lebar dengan keluaran galangan rendah. Penggunaan hanya struktur n-p-n transistor dalam laluan isyaratnya memungkinkan untuk mencapai frekuensi perolehan perpaduan 5,5 MHz. Untuk memastikan masa minimum untuk isyarat ralat melalui op-amp, persimpangan pengumpul transistor yang sepadan dipinggirkan oleh diod Schottky untuk mengelakkan ketepuan. Keuntungan ditetapkan, seperti biasa, dengan memilih kedalaman maklum balas. Tindak balas frekuensi penguat biasa mempunyai keuntungan 95 dB pada frekuensi sifar dan satu kutub pada 100 Hz. Sambungan input penguat ralat DA1 bergantung pada kekutuban voltan keluaran sumber kuasa yang direka bentuk. Sekiranya perlu untuk mendapatkan voltan positif yang stabil (berbanding dengan wayar biasa), maka voltan mod biasa ialah 5,1 V (standard) dan litar OS dibina seperti ditunjukkan dalam Rajah. 4, a. Apabila voltan negatif, adalah disyorkan untuk menetapkan voltan mod biasa sama dengan separuh daripada voltan standard, dan sambungkan pembahagi litar OS antara output bekalan kuasa dan pin 16 pengawal (Gamb. 4b). Pemancar transistor VT1 (mengikut rajah dalam Rajah 2) struktur pnp disambungkan ke pangkalan transistor npn keluaran op-amp. Oleh itu, voltan pada output op-amp tidak boleh melebihi voltan pada pin 8 pengawal. Sila ambil perhatian bahawa output op amp dimuatkan oleh perintang 50 ohm dalaman yang disambungkan kepada biasa. Oleh itu, jika beban luaran melibatkan sinki arus yang besar, perintang shunt tambahan mungkin diperlukan untuk mengurangkan voltan pada output op-amp. Pembanding DA5 SHI dibuat mengikut litar penguat pembezaan menggunakan transistor n-p-n dengan pengikut pemancar pada output, yang menghalang ketepuan transistor pembanding. Isyarat keluaran sepadan dengan ESL pada voltan bekalan 5,1 V. Dari segi tahap, isyarat input mod biasa pembanding dihadkan dari bawah dengan nilai lebih kurang 1 V. Oleh kerana voltan pada input Ramp pengawal (contohnya, apabila voltan gigi gergaji digunakan padanya dari pin 6) boleh berbeza dari 0 hingga 3 V, untuk pemadanan tahap, anjakan voltan 1,25 V disediakan pada input bukan penyongsangan pembanding oleh sumber pincang dalaman G2. Pembanding pengehad semasa DA2 adalah serupa dalam struktur dengan pembanding SHI. Pembanding penutupan DA3 dibuat mengikut litar penguat pembezaan menggunakan transistor pnp. Input penyongsangan pembanding ini dibekalkan dengan voltan tetap 1 dan 1,4 V, masing-masing, terbentuk daripada rujukan. Elemen logik di sepanjang laluan isyarat melalui pengawal, termasuk selak PSI DD3 dan refleks bass DD5, DD6, dibuat pada ESL dengan pengikut pemancar penimbal. Arus pensuisan nod ini dipilih agak besar - 400 μA. Oleh itu, walaupun pada laluan antara pembanding input dan penguat arus keluaran terdapat dua elemen OR (DD1 dan DD4), elemen NOR (DD7, DD8), dan selak (DD3), bahagian mereka dalam jumlah masa tunda tidak melebihi 20%. Kelewatan utama berlaku kepada pembanding dan penguat keluaran. Walau bagaimanapun, tidak kira seberapa cepat isyarat melalui laluan, ia bermakna sedikit jika penukaran pantas dengan amplitud yang diperlukan tidak dipastikan pada output. Penguat arus separuh jambatan keluaran DA7, DA8 membolehkan anda menukar beban dengan kapasiti 1000 pF dalam 30 bukan pada voltan bekalan pengawal 15 V. Nilai puncak arus melalui beban dalam kes ini ialah sekurang-kurangnya 1,5 A . Untuk memastikan kelajuan penguat, anda perlu menahan arus melalui melalui transistor keluaran, yang menyebabkan, khususnya, litar mikro menjadi panas, terutamanya pada frekuensi tinggi. Dalam peringkat keluaran pengawal KR1156EU2, transistor keluaran berkuasa dikawal oleh isyarat pelengkap, iaitu apabila satu dibuka, satu lagi ditutup. Mod pengendalian transistor dipilih supaya dengan setiap pensuisan, arus melalui mengalir melalui mereka hanya 20 ns, yang pada frekuensi 500 kHz menambah hanya 10 mA kepada penggunaan semasa. Angka ini adalah hasil daripada kompromi; Ia adalah mudah untuk menyediakan sifar melalui arus, tetapi dalam kes ini jumlah kelewatan menjadi tidak boleh diterima besar. Jika voltan bekalan pengawal menjadi kurang daripada nilai tertentu (sama dengan voltan tindak balas tolak voltan "histeresis"), pembanding perlindungan voltan bawah DA4 dicetuskan. Tahap rendah daripada outputnya oleh elemen NAND DD9 diterbalikkan ke tahap tinggi dan pergi ke input elemen NOR DD7, DD8, yang menyongsangkannya semula. Akibatnya, penguat keluaran DA7, DA8 masuk ke keadaan tahap rendah. Tahap tinggi daripada elemen DD9 juga datang kepada input elemen ATAU DD2, membuka transistor VT2, menyahcas kapasitor mula lembut dalam litar keluaran 8. Transistor VT1, yang dibuka serentak, mengurangkan voltan pada output op-amp DA1 kepada hampir sifar. Pada masa yang sama, tahap rendah dari output DA4 pembanding mematikan sumber voltan rujukan, selepas itu penguat keluaran masuk ke keadaan dengan impedans keluaran yang tinggi. Jika kini voltan bekalan, meningkat, menjadi lebih besar daripada voltan tindak balas komparator DA4, ia bertukar, tahap tinggi dari outputnya pergi ke elemen DD9, ke sumber rujukan G4 dan secara beransur-ansur menukar pengawal ke mod operasi. Sebaik sahaja voltan pada output sumber rujukan meningkat dan melebihi 4 V, pembanding kawalan voltan rujukan DA6 dicetuskan. Kini kedua-dua input elemen DD9 adalah tinggi dan output adalah rendah. Ini menghapuskan larangan pada isyarat yang melalui elemen DD7, DD8, membentuk tahap rendah pada output elemen DD2, yang (jika output komparator DA3 juga rendah) menutup transistor VT2 dan melancarkan pengawal dengan lancar. Apabila sumber kuasa dihidupkan, arus melalui transistor pensuisan berkuasa ditentukan oleh arus beban dan arus pengecasan kemuatan keluarannya dan pada saat pertama adalah lebih besar daripada nilai undian. Untuk mengelakkan beban lampau yang berkaitan dengan penguat keluaran, unit yang terdiri daripada transistor VT1 dan kapasitor mula lembut dimasukkan ke dalam pengawal. Nod perlahan-lahan meningkatkan voltan keluaran op-amp DA1 daripada hampir sifar kepada nilai nominal, dan oleh itu tempoh denyutan pada output A dan B. Apabila pengawal berada dalam mod kuasa mikro atau voltan pada pin 9 adalah lebih daripada 1,4 V, kapasitor dalam litar pin 8 dinyahcas dan tiada denyutan keluaran. Kapasitor mula lembut dicas daripada sumber arus G3 (9 µA). Voltan keluaran yang semakin meningkat bagi pembanding OV DA1 SHI dibandingkan dengan voltan gigi gergaji pada input langsung dan menjana denyutan tempoh yang semakin meningkat pada output. Pada mulanya, masa pembukaan penguat keluaran adalah pendek dan arus melaluinya adalah kurang kritikal. Sebaik sahaja voltan keluaran mencapai tahap nominal, litar penstabilannya dihidupkan. Transistor VT1 akan ditutup. Sebagai tambahan kepada tujuan utamanya, unit permulaan lembut boleh digunakan untuk tujuan lain. Oleh itu, keupayaan pengawal untuk mengehadkan voltan pada output op-amp membolehkan, dalam bekalan kuasa tradisional, untuk mengehadkan masa pembukaan maksimum transistor output, dan dalam mod semasa, untuk memprogramkan tahap arus puncak maksimum. Sambungan biasa pengawal menggunakan contoh litar bekalan kuasa stabil lima volt berdenyut yang beroperasi dalam voltan masukan 42...56 V dengan arus beban 1... 10 A ditunjukkan dalam Rajah. 5 [1]. Apabila arus beban meningkat, sebaik sahaja voltan pada sensor arus R12 yang dibekalkan kepada input Henti pengawal melebihi 1 V, pembanding pengehad arusnya DA2 akan beroperasi dan setitik tunggal, melalui elemen DD1, akan menetapkan selak PID. DD3 untuk menyatakan 1. Voltan ini akan menutup penguat keluaran, sekurang-kurangnya sehingga akhir tempoh semasa. Selak mempunyai keutamaan berbanding input S, jadi peralihannya kepada keadaan sifar hanya mungkin selepas arus lebih telah dialih keluar. Jika output bekalan kuasa adalah litar pintas, maka disebabkan fakta bahawa transistor output dimatikan dalam masa kira-kira 100 ns, arus melalui transistor VT1, VT2 sumber berjaya meningkat kepada nilai kedua , di mana pembanding mati DA3 litar mikro dicetuskan. Akibatnya, kapasitor mula lembut C4 akan dinyahcas dan transistor pengawal VT1 akan mengurangkan voltan pada output op-amp kepada hampir sifar. Selepas menutup transistor berkuasa VT1, VT2, voltan pada pin 9 pengawal akan menjadi hampir kepada sifar dan proses mula lembut akan bermula. Jika litar pintas keluaran tidak dikeluarkan, proses yang diterangkan akan diulang. Unit logik untuk mengawal penguat keluaran pengawal menyediakan fungsi berikut: penutupan serentak mereka pada tahap tinggi nadi penyegerakan pada pin 4 atau pada output selak; bukaan berselang-seli mereka pada tahap rendah nadi jam dan pada keluaran selak; menukar tempoh denyutan output bergantung pada tahap isyarat ralat. Bekalan kuasa (Rajah 5) menggunakan peraturan PID konvensional, apabila voltan OS disambungkan ke input penyongsangan DA1 op-amp pengawal, dan yang teladan disambungkan kepada yang bukan penyongsangan. Isyarat ketidakpadanan mencipta voltan tertentu pada output op-amp, yang datang ke input penyongsangan DA5 pembanding. Input bukan penyongsangan pembanding (pin 7) melalui litar R2C3C6 menerima voltan gigi gergaji daripada penjana G1 (pin 6), dianjak ke atas oleh sumber G2. Kitaran tolak-tarik bermula dari saat nadi jam keluaran penjana pengawal G1 berada pada tahap tinggi. Nadi ini menetapkan output selak ke tahap yang rendah dan, pada masa yang sama, melalui elemen DD4 ke input C penyongsang fasa DD5, DD6, memindahkannya ke keadaan seterusnya dan menyediakan penguat keluaran yang sepadan untuk pembukaan. Di samping itu, ia datang terus kepada input unsur DD7, DD8. Akibatnya, output kedua-dua penguat DA7, DA8 adalah rendah, dan transistor sumber VT1 dan VT2 ditutup. Selepas nadi jam menurun, tahap rendah daripada keluaran unsur DD4 menghilangkan larangan membuka penguat keluaran. Transistor sumber berkuasa yang mempunyai isyarat pemboleh daripada penyongsang fasa terbuka. Pada masa yang sama, kapasitor C1 mula mengecas dan voltan pada pin 7 pengawal meningkat. Sebaik sahaja voltan tanjakan pada input bukan penyongsangan pembanding menyamai tahap isyarat ralat pada input penyongsangan, output akan menjadi tinggi, yang akan menetapkan selak kepada keadaan tunggal. Transistor kuasa terbuka sumber ditutup, dan yang tertutup disekat daripada pembukaan tidak sengaja. Transistor ini akan ditutup sehingga akhir tempoh, sehingga pengayun induk menetapkan output selak ke tahap rendah dengan denyut jam seterusnya dan, menggerakkan penyongsang fasa ke keadaan seterusnya, menyediakan transistor berkuasa lain untuk dihidupkan. Proses yang diterangkan kemudiannya diulang. Bergantung pada tahap isyarat ralat, pembanding bertukar kemudian atau lebih awal. Masa buka penguat keluaran juga berubah dengan sewajarnya. Ini adalah bagaimana voltan keluaran penukar distabilkan. Pengawal boleh menjana isyarat lebar denyut tolak untuk mengawal transistor berkuasa dalam dua mod utama. Dalam yang pertama, pembanding membandingkan voltan keluaran penguat ralat dengan voltan gigi gergaji pada pin 6. Ini adalah mod tradisional dengan maklum balas voltan. Dalam yang kedua, pembanding membandingkan voltan penguat ralat dengan penurunan voltan merentasi perintang R12 - sensor semasa yang termasuk dalam litar biasa transistor pensuisan berkuasa (mod maklum balas semasa). Dalam kes yang sedang dipertimbangkan, seperti yang dapat dilihat dari Rajah. 5, gabungan kedua-dua mod ini digunakan. Untuk menyekat bunyi pensuisan, litar penyepaduan R4C5 digunakan antara penderia semasa dan input Henti. Dalam kes di mana kehilangan tenaga tidak membenarkan penggunaan perintang penyukat arus, pengubah arus digunakan. Jika penukar mesti beroperasi dengan voltan masukan yang berbeza dalam julat yang luas, adalah dinasihatkan untuk menggunakan gandingan parametrik terus pada voltan masukan. Voltan gigi gergaji parametrik yang digunakan pada input pembanding dijana oleh litar RC luaran. Bahagian jatuh "gergaji" dibentuk oleh isyarat pada output penjana oleh transistor luaran. Untuk mengelakkan ketepuan pengubah penukar, nod boleh digunakan yang mengira produk volt-saat dan mematikan transistor kuasa apabila ia mencapai tahap berbahaya. Adalah disyorkan untuk mengecil keluaran A dan B pengawal dengan diod Schottky (VD2, VD3) untuk arus nadi sekurang-kurangnya 2 A. Jika pengawal dimuatkan dengan pengubah pengasingan atau lonjakan arus melalui kemuatan pintu saliran adalah sangat besar, diod shunt diperlukan. Mereka akan mengehadkan denyutan palsu negatif pada output A dan B kepada 0,3 V. Seperti semua komponen frekuensi tinggi, pengawal memerlukan perhatian yang teliti terhadap penempatan komponen luaran (dipasang) dan pendawaian untuk meminimumkan gandingan induktif atau kapasitif parasit. Pendahuluan bahagian mesti dipendekkan sebanyak mungkin. Atas sebab ini, adalah lebih baik untuk memasang pengawal pada papan litar bercetak dua muka. Konduktor isyarat diletakkan supaya ia terletak di atas kerajang wayar biasa di mana-mana. Pin kuasa hendaklah dipintas dengan dua kapasitor lulus - kemuatan kearuhan rendah seramik 0,1 μF, diletakkan tidak lebih daripada 6 mm dari pin 15 litar mikro, untuk menyekat gangguan frekuensi tinggi, dan nominal oksida (tantalum). nilai dari 1 hingga 5 μF, dipateri tidak lebih daripada 12 mm dari pin 13 dan memainkan peranan sebagai peranti storan tenaga untuk menggerakkan penguat output. Adalah disyorkan untuk menyambungkan kapasitor induktans rendah dengan kapasiti sekurang-kurangnya 0,01 µF antara pin 16 dan wayar biasa. Untuk meningkatkan rintangan penukar kepada pengujaan parasit, kearuhan parasit siri keluaran penguat arus pengawal hendaklah minimum. Penyelesaian di sini mungkin adalah untuk membawa transistor kesan medan yang berkuasa sedekat mungkin dengan litar mikro dan menggunakan perintang peredam bukan induktif siri R7, R8. Untuk mengurangkan pengaruh transistor berkuasa pada litar analog, perisai dan penggunaan talian padanan bersiri untuk menghantar denyutan kawalan ke pintunya diperlukan. Jenis transistor kesan medan berkuasa VT1, VT2 dan diod penerus Schottky VD6 penukar tidak ditunjukkan dalam dokumentasi asing atau domestik. Mereka yang ingin membuatnya sendiri perlu memilih komponen ini secara eksperimen dan memastikan peranti itu beroperasi dengan pasti. Kami boleh mengesyorkan transistor KP750A, KP767V, KP778A, IRF640. Sebagai tambahan kepada jenis diod berkuasa yang ditunjukkan dalam rajah, KD271BS, KD272BS, KD273BS, KDSh2967BS, KDSh2967VS, CTQ2535, CTQ2545 mungkin sesuai; diod VD4, VD5 - dari siri 2D253, serta 2D255V-5, ZDCh122-20, ZDCh122-20X. Sebelum memulakan kerja, pastikan anda membaca dahulu [2]. Pengawal KR1156EUZ berbeza daripada yang diterangkan jika tiada pencetus penyongsang fasa dan fakta bahawa penguat arus keluaran beroperasi dalam antifasa. Di samping itu, pengubahsuaian tersedia dengan keluaran mod biasa A dan B, yang boleh disambung secara selari, dengan satu keluaran B (seperti UC1823) dan dengan keluaran A disambungkan kepada input penyongsangan pembanding pengehad semasa. Kesusasteraan
Pengarang: S. Egorov, Bryansk Lihat artikel lain bahagian Bahan rujukan. Baca dan tulis berguna komen pada artikel ini. Berita terkini sains dan teknologi, elektronik baharu: Balai cerap astronomi tertinggi di dunia dibuka
04.05.2024 Mengawal objek menggunakan arus udara
04.05.2024 Anjing tulen jatuh sakit tidak lebih kerap daripada anjing tulen
03.05.2024
Berita menarik lain: ▪ Cacing tanah boleh menggantikan baja sintetik ▪ Qualcomm MDM9207-1 dan MDM9206 LTE Modem untuk IoT ▪ Jackdaws mengundi sebelum terbang ke tempat baharu Suapan berita sains dan teknologi, elektronik baharu
Bahan-bahan menarik Perpustakaan Teknikal Percuma: ▪ bahagian tapak Kereta. Pemilihan artikel ▪ artikel Amaran Cina terakhir. Ungkapan popular ▪ artikel Mengapa kita berhenti berkembang? Jawapan terperinci ▪ artikel Ketua jabatan am pentadbiran bandar. Deskripsi kerja ▪ artikel Transistor IRF710 - IRF744. Ensiklopedia elektronik radio dan kejuruteraan elektrik
Tinggalkan komen anda pada artikel ini: Semua bahasa halaman ini Laman utama | Perpustakaan | artikel | Peta Laman | Ulasan laman web www.diagram.com.ua |