|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese|
ENSIKLOPEDIA ELEKTRONIK RADIO DAN KEJURUTERAAN ELEKTRIK Penstabilan Penerus kapasitor Uout. Ensiklopedia elektronik radio dan kejuruteraan elektrik
Ensiklopedia elektronik radio dan kejuruteraan elektrik / Pelindung Lonjakan Berdasarkan penerbitan terkini [1...5], minat amatur radio terhadap penerus tanpa pengubah kuasa rendah dengan kapasitor pelindapkejut tidak semakin lemah. Sesungguhnya, dengan kuasa beban dalam pecahan dan unit watt, ia lebih cekap daripada peranti dengan pengubah sesalur atau dengan penukar frekuensi tinggi. Kelemahan reka bentuk penerus kapasitor yang diterbitkan adalah pergantungan tajam voltan keluarannya pada kehadiran atau pemotongan beban dan magnitudnya. Kebergantungan ini biasanya dihapuskan dengan memasukkan diod zener pada output penerus, yang merupakan penstabil voltan dan pemberat beban yang tidak diingini, kerana. menggunakan arus yang sepadan dengan arus beban. Kuasa yang ketara tidak berguna di atasnya, dan ia perlu diletakkan pada radiator. Dalam [2], ia memerlukan radiator dengan keluasan 25 cm2. Radiator meningkatkan dimensi dan berat penerus, yang merupakan kelemahan kedua. Dalam [4], penulis sebahagiannya menyelesaikan masalah pertama dengan menggunakan bukan satu, tetapi dua kapasitor rangkaian dalam litar input, disambungkan sebagai pembahagi kapasitor. Ini membawa kepada peningkatan dalam kapasiti kapasitor pelindapkejutan dan, dengan itu, dalam dimensi dan berat. Di samping itu, perkadaran arus reaktif dalam rangkaian telah meningkat, yang juga tidak diingini. Saya menawarkan penerus kapasitor tanpa transformer dengan penstabilan automatik voltan keluaran dalam semua mod operasi yang mungkin (daripada terbiar hingga beban undian), tanpa kelemahan yang disenaraikan. Ini dicapai kerana perubahan asas dalam prinsip penjanaan voltan keluaran - bukan disebabkan oleh penurunan voltan daripada denyutan semasa separuh gelombang yang diperbetulkan voltan utama merentasi rintangan diod zener, seperti dalam peranti yang diterangkan (Rajah). . 1), tetapi disebabkan oleh perubahan dalam masa menyambungkan jambatan diod ke kapasitor penyimpanan C2 (Rajah 2).
Dalam peranti yang diterangkan, masa ini adalah malar dan sama dengan tempoh penuh voltan sesalur kuasa. Jika output jambatan itu dilitar pintas dengan kunci K untuk sebahagian daripada tempoh separuh kitaran rangkaian, dan di bahagian separuh kitaran yang tinggal, kunci K dibuka, dan pada masa ini arus keluaran jambatan sedang mengecas kapasitor C2, maka voltan padanya akan bergantung pada bahagian bahagian yang tinggal ini berhubung dengan keseluruhan separuh kitaran rangkaian . Dan jika, seperti PWM, anda secara automatik menukar masa keadaan terbuka kunci bergantung pada voltan pada C2, anda boleh mendapatkan penstabilan automatik voltan keluaran penerus kapasitor. Gambar rajah penerus kapasitor terstabil ditunjukkan dalam Rajah 3. Selari dengan output jambatan diod, transistor VT1 disambungkan, beroperasi dalam mod kekunci (kunci K dalam Rajah 2).
Asas transistor kunci VT1 disambungkan melalui elemen ambang (zener diod VD3) ke kapasitor penyimpanan C2, dipisahkan oleh arus terus daripada output jambatan oleh diod VD2 untuk mengelakkan nyahcas pantas apabila VT1 dibuka. Selagi voltan pada C2 kurang daripada voltan penstabilan VD3, penerus berfungsi dengan cara yang diketahui. Apabila voltan pada C2 meningkat dan VD3 terbuka, transistor VT1 juga membuka dan memesongkan keluaran jambatan penerus. Akibatnya, voltan pada output jambatan tiba-tiba berkurangan kepada hampir sifar, yang membawa kepada penurunan voltan pada C2 dan seterusnya mematikan diod zener dan transistor pensuisan. Selanjutnya, voltan merentasi kapasitor C2 meningkat semula sehingga diod zener dan transistor dihidupkan, dsb. Proses ini menyediakan penstabilan automatik voltan keluaran. Dalam mod melahu penerus, transistor kunci VT1 dibuka untuk kebanyakan separuh kitaran voltan sesalur, dan denyutan arus sempit dengan jeda yang lama tiba di kapasitor penyimpanan C2 (Rajah 4a). Apabila beban disambungkan, tempoh keadaan terbuka transistor berkurangan (Rajah 4b). Ini membawa kepada peningkatan dalam tempoh nadi semasa yang datang melalui VD2 ke C2, dan peningkatan dalam voltan merentasinya, i.e. untuk mengekalkan voltan keluaran pada tahap yang sama. Proses penstabilan automatik voltan keluaran adalah sangat serupa dengan operasi pengatur voltan pensuisan dengan peraturan lebar denyut. Hanya dalam peranti yang dicadangkan, kadar pengulangan nadi adalah sama dengan frekuensi riak voltan pada C2 (dalam litar dalam Rajah 3, frekuensi ini ialah 100 Hz).
Transistor utama VT1 untuk mengurangkan kerugian hendaklah dengan keuntungan yang tinggi, contohnya, komposit KT972A, KT829A, KT827A, dsb. Penerus yang stabil, dipasang mengikut skema Rajah 3, memberikan voltan keluaran: - pada melahu - 11,68 V; - pada beban 290 Ohm - 11,6V- Perbezaan kecil dalam voltan keluaran (hanya 0,08 V) mengesahkan penstabilan voltan keluaran yang baik dan pilihan nilai kapasitans yang betul bagi kapasitor pelindapkejutan C1 untuk beban ini. Dengan penurunan kapasitinya kepada 0,5 μF, perbezaan ini mencapai 0,16 V. Voltan riak pada beban 290 ohm tidak melebihi 40 mV. Nilai ini ditentukan oleh kapasitansi kapasitor pelicin C2 dan kepekaan litar asas VT1. Anda boleh meningkatkan voltan keluaran penerus dengan menggunakan diod zener voltan lebih tinggi atau dua voltan rendah yang disambungkan secara bersiri. Dengan dua diod zener D814V dan D814D dan kapasitansi kapasitor C1 sebanyak 2 μF, voltan keluaran pada beban dengan rintangan 250 ohm boleh menjadi 23 ... 24 V. Contoh-contoh yang diberikan menunjukkan cara untuk memilih secara eksperimen elemen penerus kapasitor tanpa transformer untuk voltan stabil yang diperlukan pada beban tertentu. Mengikut kaedah yang dicadangkan, adalah mungkin untuk menstabilkan voltan keluaran penerus diod-kapasitor separuh gelombang, dibuat, sebagai contoh, mengikut skema Rajah.5. Untuk penerus dengan voltan keluaran positif, transistor npn KT1A atau KT972A disambungkan selari dengan diod VD829, dikawal daripada keluaran penerus melalui diod zener VD3.
Apabila kapasitor C2 mencapai voltan yang sepadan dengan saat diod zener dibuka, transistor VT1 juga terbuka. Akibatnya, amplitud separuh gelombang positif voltan yang dibekalkan kepada C2 melalui diod VD2 berkurangan hampir kepada sifar. Apabila voltan pada C2 berkurangan, transistor VT1, terima kasih kepada diod zener, ditutup, yang membawa kepada peningkatan voltan keluaran. Proses ini disertai dengan peraturan lebar nadi bagi tempoh nadi pada input VD2, sama seperti bagaimana ia berlaku dalam penerus mengikut litar dalam Rajah.3. Akibatnya, voltan merentasi kapasitor C2 kekal stabil semasa melahu dan di bawah beban. Dalam penerus dengan voltan keluaran negatif, selari dengan diod VD1, anda perlu menghidupkan transistor p-n-p KT973A atau KT825A. Voltan stabil keluaran pada beban dengan rintangan 470 ohm adalah kira-kira 11V, voltan riak ialah 0,3 ... 0,4 V. Dalam kedua-dua versi yang dicadangkan bagi penerus tanpa pengubah, diod zener beroperasi dalam mod berdenyut pada arus beberapa miliamp, yang sama sekali tidak berkaitan dengan arus beban penerus, dengan penyebaran dalam kapasitansi kapasitor pelindapkejutan dan turun naik dalam voltan sesalur. Oleh itu, kerugian di dalamnya berkurangan dengan ketara, dan ia tidak memerlukan penyingkiran haba. Transistor kunci juga tidak memerlukan radiator. Perintang R1, R2 dalam Rajah 3 dan 5 mengehadkan arus input semasa transien pada masa peranti disambungkan ke rangkaian. Disebabkan oleh "lantunan" yang tidak dapat dielakkan dari kenalan palam dan soket utama, proses pensuisan disertai dengan satu siri litar pintas dan pemutus litar. Dengan salah satu daripada litar pintas ini, kapasitor pelindapkejutan C1 boleh mengecas sehingga nilai amplitud penuh voltan sesalur, i.e. sehingga kira-kira 300 V. Selepas putus dan litar pintas berikutnya akibat "lantun", voltan ini dan sesalur kuasa boleh menambah sehingga jumlah kira-kira 600 V. Ini adalah kes terburuk yang mesti diambil kira untuk memastikan operasi yang boleh dipercayai daripada peranti itu. Contoh khusus: arus pengumpul maksimum transistor KT972A ialah 4 A, jadi jumlah rintangan perintang pengehad hendaklah 600V/4A=150 Ohm. Untuk mengurangkan kerugian, rintangan perintang R1 boleh dipilih sebagai 51 ohm, dan perintang R2 - 100 ohm. Kuasa pelesapan mereka tidak kurang daripada 0,5 W. Arus pengumpul yang dibenarkan bagi transistor KT827A ialah 20 A, jadi perintang R2 adalah pilihan untuknya. Kesusasteraan 1. Dorofeev M. Transformerless dengan kapasitor pelindapkejutan. - Radio, 1995, N1, S. 41,42; #2, hlm.36,37. Pengarang: N.Tsesaruk, Tula; Penerbitan: N. Bolshakov, rf.atnn.ru
Kulit tiruan untuk emulasi sentuhan
15.04.2024 Petgugu Global kotoran kucing
15.04.2024 Daya tarikan lelaki penyayang
14.04.2024
▪ Bateri kereta elektrik Tesla tukar cepat ▪ Bunyi meningkatkan prestasi sensor ▪ Kamera ultra nipis tanpa kanta optik ▪ Sejauh mana keberkesanan spam ▪ Mendapatkan air walaupun dari udara padang pasir
▪ bahagian tapak untuk amatur radio permulaan. Pemilihan artikel ▪ artikel Teori Organisasi. Nota kuliah ▪ artikel Pokok mana yang paling tinggi? Jawapan terperinci ▪ pasal Lobelia gebu. Legenda, penanaman, kaedah aplikasi ▪ artikel Bayang animasi. eksperimen fizikal
Laman utama | Perpustakaan | artikel | Peta Laman | Ulasan laman web
www.diagram.com.ua |
Lihat artikel lain bahagian 
Berita terkini sains dan teknologi, elektronik baharu:
Semua bahasa halaman ini