|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese|
ENSIKLOPEDIA ELEKTRONIK RADIO DAN KEJURUTERAAN ELEKTRIK Penggunaan ADC KR572PV5. Ensiklopedia elektronik radio dan kejuruteraan elektrik
Ensiklopedia elektronik radio dan kejuruteraan elektrik / Pereka amatur radio Sepanjang 10 tahun yang lalu, perihalan beberapa alat pengukur digital berdasarkan penukar analog-ke-digital KR572PV5 telah diterbitkan dalam kesusasteraan radio amatur. Dalam artikel ini kami akan memperkenalkan anda kepada cara ADC ini berfungsi: strukturnya dan proses yang berlaku di dalamnya. Pembaca sudah pasti akan berminat dengan maklumat tentang pilihan bukan standard untuk menghidupkan penukar dan beberapa ciri aplikasinya. Tujuan KR572PV5 ADC adalah untuk menukar voltan isyarat analog ke dalam bentuk digital untuk paparan tahap isyarat seterusnya oleh penunjuk digital. Peranti ini direka untuk berfungsi bersama-sama dengan penunjuk digital empat digit kristal cecair. Cip KR572PV5 dihasilkan menggunakan teknologi CMOS. Penukar (Rajah 1) terdiri daripada bahagian analog dan digital. Yang analog mengandungi suis elektronik S1-S11, penimbal op-amp DA1 yang beroperasi dalam mod pengulang, penyepadu pada op-amp DA2 dan pembanding DA3. Bahagian digital termasuk penjana G1, peranti logik DD1, pembilang nadi DD2, daftar memori dengan penyahkod keluaran DD3.
Penukar menggunakan prinsip penyepaduan berganda, mengikut mana, pada mulanya, kapasitor penyepaduan yang dilepaskan Sint dicas untuk masa tertentu dengan arus yang berkadar dengan voltan yang diukur, dan kemudian ia dilepaskan dengan arus tertentu kepada sifar. Masa di mana kapasitor dilepaskan akan berkadar dengan voltan yang diukur. Masa ini diukur dengan kaunter nadi; daripada keluarannya, isyarat dihantar ke penunjuk. Uin voltan yang diukur dibekalkan kepada input penukar (pin 30 dan 31), dan ke pin. 36 dan 35 - Urev teladan Kitaran pengukuran (Rajah 2) terdiri daripada tiga peringkat - penyepaduan isyarat, iaitu mengecas kapasitor penyepaduan (ICC), menunaikan kapasitor penyepaduan (RIC) dan pembetulan sifar automatik (ACN). Setiap peringkat sepadan dengan pensuisan tertentu elemen penukar, dilakukan oleh suis S1 - S11 pada transistor struktur MOS. Dalam rajah rajah. 1, inskripsi pada suis menunjukkan peringkat di mana "kenalan" ditutup. Tempoh peringkat, yang ditetapkan dengan tepat oleh kaunter DD2, adalah berkadar dengan tempoh kekerapan jam fT.
Semasa peringkat SIC, yang berlangsung selama 4000 tempoh jam, isyarat input melalui suis S1, S2 dan penguat penimbal DA1 disalurkan kepada input penyepadu DA2. Ini menyebabkan pengumpulan cas pada Synt kapasitor, tanda masuk berkadar dan sepadan dengan voltan masukan yang digunakan. Voltan pada output penyepadu DA2 berubah pada kadar malar berkadar dengan isyarat input. Mari kita anggap bahawa pada permulaan peringkat ZIK, cas pada kapasitor Sint dan Sakn dan voltan pincang sifar op-amp DA1 - DA3 adalah sama dengan sifar (Sakn ialah kapasitor penyimpanan unit pembetulan sifar automatik) . Oleh kerana arus masukan penyepadu DA2 adalah kecil, perubahan voltan pada kapasitor Sakn tidak berlaku, dan ia sebenarnya tidak mempunyai kesan ke atas proses penyepaduan. Kapasitor Sobr kekal dicas dari sumber voltan rujukan ke Urev dari kitaran sebelumnya. Pada akhir peringkat ZIK, komparator DA3 menentukan tanda voltan masukan dengan tanda voltan pada keluaran penyepadu DA2. Kepekaan pembanding DA3 adalah sedemikian rupa sehingga ia menentukan kekutuban isyarat masukan dengan betul, walaupun isyaratnya jauh lebih rendah daripada unit bacaan. Apabila penukar beroperasi pada peringkat RIC, isyarat input kepada penyepadu DA2 tidak diterima. Suis S7, S8 atau S6, S9 disambungkan kepada inputnya oleh kapasitor Sobr yang dicaskan kepada voltan rujukan, dan dalam kekutuban sedemikian (ini adalah sebab untuk pilihan satu atau sepasang suis lain) di mana kapasitor Sint berada dilepaskan.
Nyahcas kekal sehingga kapasitor Synth dinyahcas sepenuhnya, iaitu, voltan pada output op-amp DA2 menjadi sifar. Pada masa ini, komparator synth DA3, disambungkan selari dengan kapasitor, diaktifkan dan melengkapkan peringkat RIC. Caj kapasitor Sobr dan Sakn kekal praktikal tidak berubah. Masa nyahcas Sint kapasitor, dinyatakan dalam bilangan tempoh jam, ialah hasil pengukuran yang direkodkan dalam kaunter DD2. Keadaan kaunter ditulis semula ke dalam daftar DD3, dan kemudian, selepas menyahkod ke dalam kod tujuh elemen, isyarat dihantar ke penunjuk. Apabila tanda voltan Uin bertentangan dengan yang ditunjukkan dalam Rajah. 1, elemen d1 penunjuk HG1 menunjukkan tanda tolak. Sekiranya berlaku lebihan beban, hanya nombor 1 dalam digit paling ketara dan tanda tolak (untuk voltan negatif) kekal pada paparan. Peringkat AKN bermula dengan penamatan kaunter DD2, apabila peranti logik DD1 "menutup kenalan" menukar S3, S4 dan S11. Sistem penjejakan yang terhasil menyediakan pengecasan kapasitor Sint dan Sakn kepada voltan yang mengimbangi offset "sifar" penguat operasi DA1-DA3. Ia kekal tidak berubah semasa dua peringkat seterusnya ZIK dan RIK. Akibatnya, ralat dikurangkan kepada input disebabkan oleh peralihan "sifar" dan hanyut suhunya tidak melebihi 10 μV. Operasi semua komponen penukar dikawal oleh penjana jam terbina dalam. Kadar pengulangan denyutannya ditentukan oleh unsur luar Rr dan Cr. Untuk menyekat gangguan rangkaian dengan nilai frekuensi yang merupakan gandaan 50 Hz, frekuensi jam harus dipilih sedemikian rupa sehingga semasa penyepaduan, bersamaan dengan 4000 tempoh penjana jam Tt, nombor integer Nc tempoh voltan rangkaian dimasukkan ( tempoh tempoh rangkaian ialah 20 ms). Oleh itu, 4000TT = 20 Nc ms, di mana Nc = 1, 2, 3, dsb. Oleh itu, fT = 1/Тт = = 200/Nc kHz, iaitu 200, 100, 67, 50, 40 kHz; nilai yang lebih kecil biasanya tidak digunakan. Penarafan litar penentu frekuensi penjana jam dikira menggunakan formula Cg = 0,45/ft · Rg. Untuk meningkatkan kestabilan frekuensi, resonator kuarza boleh disambungkan antara pin 39 dan 40 (dalam kes ini, unsur Rr dan Cr tidak diperlukan). Apabila penukar beroperasi daripada penjana luaran, denyutan jam dibekalkan kepada pin. 40; vyv. 38 dan 39 dibiarkan percuma. Had voltan input peranti bergantung pada voltan rujukan Urev dan ditentukan oleh hubungan UBX max = ±1.999 Urev. Bacaan penunjuk semasa harus dinyatakan sebagai nombor yang sama dengan 1000 UBX/Urev, tetapi dalam praktiknya ia lebih rendah sebanyak 0,1...0,2%. Tempoh pengukuran pada frekuensi jam 50 kHz ialah 320 ms. Dalam erti kata lain, peranti membuat 3 ukuran sesaat. Gambar rajah biasa untuk menghidupkan penukar, sambungannya dengan penunjuk hablur cecair dan empat elemen EKSKLUSIF ATAU yang diperlukan untuk mengawal titik perpuluhan penunjuk ditunjukkan dalam Rajah. 3. Penukar direka untuk bekalan kuasa unipolar dengan voltan stabil antara 7 hingga 10 V. Wayar positif sumber kuasa disambungkan ke pin. 1, dan yang negatif - untuk menyematkan. 26. Pada voltan bekalan 9 V±1% dan suhu ambien 25±5°C, penggunaan arus maksimum tidak melebihi 1,8 mA, manakala ralat penukaran tidak lebih daripada satu digit yang paling tidak ketara. Rintangan input hanya ditentukan oleh kebocoran dan ketara melebihi 100 MOhm. Penukar dilengkapi dengan dua bekalan kuasa terbina dalam, satu dengan voltan 2,9±0,5 V, dan yang kedua dengan kira-kira 5 V. Tambahan yang pertama disambungkan ke pin. 1, dan tolak - daripada pin. 32 (pin ini dianggap sebagai wayar biasa bahagian analog penukar). Sumber kedua mempunyai tambah pada pin yang sama. 1, dan tolak adalah pada pin. 37. Sumber pertama (tiga volt) digunakan untuk menjana voltan rujukan menggunakan pembahagi rintangan. Perubahan dalam voltan keluaran sumber ini apabila voltan bekalan litar mikro turun naik dalam 7,5... 10 V tidak melebihi 0,05%; pekali suhu voltan adalah positif dan tidak melebihi 0,01%/°C. Parameter penukar ini memberikan ketepatan yang sangat tinggi bagi multimeter yang dibina berdasarkannya apabila bekerja dalam keadaan makmal (dengan turun naik suhu udara dalam 15...25 ° C) dan agak boleh diterima untuk banyak pengukuran dalam julat suhu yang lebih luas. Pada masa yang sama, rintangan keluaran sumber agak tinggi - pada arus beban 1 mA, voltan pada outputnya turun kira-kira 5%, pada 3 mA - sebanyak 12%. Oleh itu, kestabilan voltan yang ditentukan hanya mungkin pada beban malar. Jika beban disambungkan ke pin. 26 dan 32, arus beban tidak boleh melebihi 10 μA. Sifat sumber ini membolehkan anda mengatur bekalan kuasa bipolar ke penukar [1], di mana wayar biasa kedua-dua lengan bekalan kuasa perlu disambungkan ke pin. 32, wayar lengan negatif - untuk menyemat. 26, positif - untuk menyemat. 1; had voltan bekalan - 2x(3,5...5) V. Sumber kedua (lima volt) direka untuk menggerakkan litar kawalan paparan kristal cecair. Keluaran positif sumber ini ialah vyv. 1, negatif - pin. 37. Kestabilan voltan punca adalah lebih teruk daripada voltan tiga volt, kira-kira 10 kali ganda. Kapasiti beban juga rendah - pada arus beban 1 mA, voltan keluaran berkurangan sebanyak 0,8 V, jadi ia boleh digunakan hampir secara eksklusif untuk menggerakkan litar mikro yang mengawal LCD. Pada output F, penukar menghasilkan jujukan denyutan gelombang persegi dengan frekuensi 800 kali lebih rendah daripada frekuensi jam (62,5 Hz pada fT = 50 kHz). Pada output yang disambungkan kepada unsur digit penunjuk, voltan mempunyai amplitud, bentuk dan kekerapan yang sama, tetapi ia berada dalam fasa dengan voltan pada output F untuk unsur tidak kelihatan dan antifasa untuk unsur yang boleh dilihat. Tahap rendah denyutan ini sepadan dengan -5 V (pin 37), dan tahap tinggi sepadan dengan sifar (pin 1). Untuk menala penjana jam, adalah mudah apabila frekuensi nadi pada output F adalah sama dengan frekuensi sesalur. Osiloskop, pada skrin yang mana ia diperhatikan, disegerakkan dari sesalur kuasa dan penjana jam ditala pada frekuensi (hampir 40 kHz) di mana imej menjadi tidak bergerak. Untuk mengawal empat titik perpuluhan, empat get EKSKLUSIF ATAU tambahan (DD1 dalam Rajah 3) diperlukan. Mereka mengulangi fasa "berliku-liku" untuk koma yang tidak ditunjukkan dan menyongsangkannya untuk koma yang sepatutnya kelihatan. Untuk menunjukkan koma tertentu, cukup untuk menyambungkan input kawalan koma yang sepadan ke pin. 1 - titik biasa bekalan kuasa (input selebihnya dibiarkan bebas). Apabila cip DD1 dihidupkan, ini bermakna menggunakan tahap tinggi pada input yang dipilih. Seperti yang telah ditunjukkan, ADC pada litar mikro KR572PV5 mengukur nisbah nilai voltan pada input Uin dan Urev. Oleh itu, terdapat dua pilihan utama untuk penggunaannya. Pilihan tradisional ialah voltan Urev adalah malar, Uin berubah dalam +2Urev (atau daripada 0...2Urev) [1-5]. Perubahan voltan pada kapasitor Sint dan pada output penyepadu DA2 (Rajah 1) untuk kes ini ditunjukkan dalam Rajah. 4, a.
Dalam pilihan kedua, voltan Uin kekal malar, tetapi Urev berubah. Pilihan ini digunakan dalam [6] dan digambarkan dalam Rajah. 4, b Versi campuran juga mungkin, apabila apabila nilai yang diukur berubah, kedua-dua Uin dan Urev berubah (Rajah 3 dalam [7]). Voltan pada input dan output op-amp yang disertakan dalam penukar tidak seharusnya membawanya melebihi had mod pengendalian linear. Biasanya, had +2 V ditunjukkan, bermakna perubahan voltan berbanding wayar biasa analog apabila menggunakan sumber voltan rujukan terbina dalam. nasi. 4 menunjukkan bahawa voltan maksimum pada output op-amp DA2 ditentukan oleh voltan maksimum pada input Uin penukar. Tanda voltan pada output penyepadu berbanding dengan pin. 30 adalah bertentangan dengan tanda voltan pada pin. 31, dan nilai Uint boleh dikira menggunakan formula: 1)Uint = 4000Uin/(Cint∙Rint∙fT). (1). Voltan dalam formula ini dinyatakan dalam volt, kapasitansi dalam mikrofarad, rintangan dalam kiloohms, dan kekerapan jam dalam kilohertz. Mari kita ambil perhatian dengan segera bahawa untuk memastikan mod nyahcas biasa bagi kapasitor Synt, voltan padanya mestilah kurang daripada voltan antara pin. 1 dan 32 dengan margin 0,2...0,3 V. Oleh itu, ia tidak boleh lebih daripada 2 V dengan bekalan kuasa unipolar ke litar mikro dan 3....4 V (bergantung kepada voltan bekalan) dengan bipolar satu. Untuk memastikan ketepatan pengukuran maksimum, adalah wajar bahawa salah satu nilai voltan melampau pada kapasitor Synth, berbeza-beza dalam had yang luas, mendekati maksimum yang mungkin. Ini menentukan pilihan elemen penyepadu yang betul Sint dan Rint: Sint ∙ Rint = 4000Uin/(Uint∙ft), (2), di mana dimensi adalah sama seperti dalam (1). Nilai rintangan yang disyorkan Rint = 40...470 kOhm, dan untuk voltan maksimum Uin anda perlu memilih Rint lebih dekat ke had atas, untuk minimum - ke had bawah. Kapasiti pemuat Synth biasanya 0,1...0,22 µF. Untuk meningkatkan ketepatan pengukuran, disyorkan untuk menyambungkan salah satu terminal sumber voltan yang diukur dan rujukan kepada wayar biasa analog. Namun begitu, adalah menarik minat praktikal untuk menyambung secara berbeza input penukar kepada sumber yang sepadan apabila tiada pin input disambungkan kepada wayar biasa. Dalam kes ini, voltan mod biasa* pada input boleh mengambil sebarang nilai dari sifar ke Upit. Isyarat keluaran peranti elektronik yang ideal adalah bebas daripada voltan mod biasa pada inputnya. Peranti sedemikian dikatakan akan menindas sepenuhnya voltan gangguan mod biasa. Dalam peranti sebenar, penindasan voltan mod biasa tidak lengkap, dan ini membawa kepada pelbagai jenis ralat. Menurut pasport, penindasan voltan mod biasa pada input penukar KR572PV5 ialah 100 dB, tetapi had yang dibenarkan tidak ditunjukkan di mana ADC masih mengekalkan ketepatan yang ditentukan. Oleh itu, had voltan mod biasa bagi input Uin dan Urev ditentukan secara eksperimen. Voltan Urev dipilih bersamaan dengan 100 mV, Uin - 195 mV, frekuensi jam - 50 kHz, Synth - 0,22 μF, Rint - 47 kOhm. Untuk gabungan parameter ini, Uint voltan pada output penyepadu DA2 dan pada kapasitor Sint menjelang akhir peringkat ZIK, dikira dengan formula (1), adalah bersamaan dengan 1,55 V. Percubaan ini terdiri daripada mengubah voltan mod biasa salah satu input menggunakan dua bekalan kuasa yang stabil dan menilai ralat pengukuran voltan menggunakan bacaan panel penunjuk. Voltan mod biasa input lain dan nilai Uin dan Urev kekal dengan cara pembahagi rintangan. Kemudian pintu masuk yang lain diterokai dengan cara yang sama. Semasa percubaan, ternyata voltan mod biasa input Urev boleh ditukar dalam julat penuh voltan bekalan, dengan syarat Urev <2 V dan mengekalkan kekutuban yang ditentukan (Rajah 3). Voltan pada setiap pin input tidak boleh melebihi had selang. Dengan input Uin, keadaan menjadi lebih rumit. Terdapat dua kes yang perlu dipertimbangkan di sini. Jika isyarat input mempunyai kekutuban yang sepadan dengan rajah. 1 dan 3, voltan pada pin. 31 hendaklah kurang (negatif) daripada pin 1, tidak kurang daripada 0,6 V. Ini ditentukan oleh julat operasi linear op-amp DA1 sebagai pengikut. Pada penghujung peringkat ZIK, voltan pada output penyepadu DA2 (pin 27) menjadi Uint kurang daripada pin. 30. Nisbah aras voltan pada terminal digambarkan oleh rajah dalam rajah. 5a - garis tebal di bahagian bawah kanan.
Apabila voltan masukan mod biasa Uin menghampiri had bawah selang Uin, ketaklinearan operasi op-amp DA2 mula memberi kesan. Untuk op-amp berdasarkan transistor CMOS, julat operasi linear op-amp adalah hampir dengan voltan bekalan penuh, jadi voltan pada pin. 30 harus kekal lebih besar daripada pada pin. 26, pada nilai Uint ditambah margin kecil (kira-kira 0,2 V) - garis tebal kedua di bahagian bawah kiri angka. 5, a. Dengan kekutuban bertentangan isyarat input, voltan pada output penyepadu adalah Uint lebih tinggi daripada pada pin. 30 (Rajah 5,b), oleh itu inilah yang menentukan voltan yang dibenarkan pada pin. 30 berhampiran had atas voltan pada pin. 1. Telah ditentukan secara eksperimen bahawa margin juga tidak boleh kurang daripada 0,2 V, oleh itu, untuk Uint = 1,55 V, perbezaan Uvyv.1 - Uvyv.30 harus melebihi 1,75 V. Dengan pendekatan voltan input mod biasa Uin kepada voltan pada pin. 26 sekali lagi peranan utama mula memainkan julat operasi linear OS DA1 yang dibenarkan. Perbezaan minimum yang dibenarkan Uvyv.31 - Uvyv.26 - kira-kira 1 V (Rajah 5,6). Oleh itu, garisan tebal menunjukkan kedudukan melampau jumlah Uint + Uin pada paksi koordinat voltan untuk kedua-dua satu dan satu lagi kekutuban Uin. Daripada keputusan yang diperolehi, ia mengikuti bahawa untuk mengukur voltan isyarat, komponen mod biasa adalah sedekat mungkin dengan voltan pada pin. 1, sumber isyarat hendaklah disambungkan dalam kekutuban yang ditunjukkan dalam rajah. 1 dan 3. Jika komponen mod biasa hampir dengan voltan pada pin. 26, kekutuban sambungan mesti diterbalikkan. Dengan kekutuban pembolehubah voltan yang diukur, untuk mendapatkan had seluas mungkin bagi voltan mod biasa yang dibenarkan, adalah mungkin untuk mengurangkan Uint voltan pada output penyepadu, sebagai contoh, kepada 0,5 V dengan meningkatkan kapasiti daripada kapasitor Sint atau rintangan Rint perintang mengikut formula (2). Apabila voltan pada input Uin tidak mengubah kekutuban semasa operasi ADC, anda boleh mengetepikan dengan kapasitor Sobr, tetapi voltan rujukan perlu digunakan pada pin. 32 dan salah satu terminal untuk menyambungkan kapasitor ini. Ia dibenarkan untuk menggunakan voltan rujukan sebagai tambah kepada pin. 33, dan tolak - untuk menyemat. 32, tetapi kemudian kekutuban voltan input mesti diterbalikkan. Penunjuk akan "menyerlahkan" tanda tolak (jika, sudah tentu, elemen penunjuk ini disambungkan). Dalam kes di mana ia tidak diingini untuk menukar kekutuban voltan sambungan Uin, anda sebaliknya boleh menggunakan voltan Urev - tambah pada pin. 32, tolak - untuk menyemat. 34. Tiada tanda tolak pada paparan, tetapi sumber tiga volt terbina dalam tidak sesuai untuk menjana voltan rujukan. Untuk mengurangkan pengaruh kapasitans pemasangan parasit pada ketepatan pengukuran, terutamanya pada nilai voltan mod biasa yang tinggi, adalah disyorkan untuk menyediakan konduktor gelang pada papan litar bercetak, meliputi tempat di mana elemen Sintetik dipasang. Rint dan Sakn. Konduktor ini disambungkan ke pin. 27 litar mikro. Apabila menggunakan papan litar bercetak dua muka, pada bahagian belakang bertentangan dengan konduktor gelang, anda harus meninggalkan pad pelindung foil disambungkan ke pin yang sama. 27. Litar R7C6 dalam Rajah. 3 berfungsi untuk melindungi output +Uin daripada elektrik statik dalam kes di mana ia boleh disambungkan kepada mana-mana elemen di luar badan peranti pengukur, dan output -Uin - ke wayar biasa. Jika terdapat kemungkinan untuk menyambungkan input ADC lain ke litar luaran, ia juga dilindungi oleh litar yang serupa (seperti yang dilakukan, contohnya, dalam multimeter [3] untuk input Uin). Rintangan perintang pelindung input Urev mesti dikurangkan kepada 51 kOhm, jika tidak, masa penyelesaian bacaan peranti akan terlalu lama. Mengenai kemuatan kapasitor Sobr dan Sakn. Nilai berikut disyorkan dalam pelbagai literatur: untuk voltan masukan maksimum 200 mV Sobr = 1 µF, Sakn = 0,47 µF; sama untuk Uin = 2V - 0,1 dan 0,047 µF. Jika semasa operasi voltan Urev (dibekalkan kepada pin 35 dan 36) adalah malar, maka untuk meningkatkan ketepatan ADC, kapasitans Sobr boleh ditingkatkan beberapa kali berbanding dengan nilai yang ditentukan, dan jika ia boleh berubah (seperti, sebagai contoh, dalam [2,6,7, XNUMX]), adalah tidak diingini untuk meningkatkan kapasiti dengan ketara, kerana ini akan meningkatkan masa yang diperlukan untuk bacaan untuk diselesaikan. Kapasiti pemuat Sakn dengan ketara mempengaruhi masa penyelesaian bacaan selepas membebankan input penukar. Oleh itu, dalam semua peranti yang disebutkan (kecuali untuk termometer [4, 5], di mana beban berlebihan adalah mustahil), adalah wajar untuk mematuhi nilai kapasitansi yang disyorkan di atas. Kapasitor penyepadu Synth mesti mempunyai dielektrik dengan penyerapan rendah, contohnya K71-5, K72-9, K73-16, K73-17. Untuk mengurangkan masa yang diperlukan untuk menetapkan bacaan dalam kes di mana voltan pada kapasitor Sobr dan Sakn boleh berubah, adalah dinasihatkan untuk menggunakan kapasitor yang sama untuk mereka. Jika voltan merentasinya tidak berubah, ia dibenarkan menggunakan kapasitor seramik, contohnya KM-6. Oleh kerana prinsip penyepaduan berganda sememangnya tidak sensitif terhadap perubahan dalam kekerapan jam atau kadar penyepaduan (dalam had yang munasabah), tiada keperluan khas untuk kestabilan Rint perintang dan elemen penetapan frekuensi penjana ADC. Perintang pembahagi yang menentukan voltan Uobr mestilah, sudah tentu, stabil. Sekarang saya ingin mengulas secara ringkas dan menjelaskan pilihan beberapa elemen yang diterbitkan dalam jurnal alat pengukur digital pada ADC KR572PV5, yang diterbitkan dalam jurnal "Radio". Multimeter [2]. Kapasiti pemuat penyepadu C3 (Rajah 1) atau rintangan perintang penyepadu R35 boleh digandakan, yang akan menghapuskan keperluan untuk memilih perintang R35. Ini juga akan membolehkan anda menetapkan frekuensi jam (50 kHz) sekali semasa persediaan, sambil memantau kekerapan isyarat pada output F (62,5 Hz). Kapasitor penyimpanan C2 (Kumpul) boleh digunakan seramik KM-6. Semua perkara di atas digunakan untuk meter berbilang [3]. Meter kapasiti [7]. Adalah lebih baik untuk mengurangkan kapasitansi pemuat penyepadu C11 (Rajah 1) kepada 0,1 μF, dan meningkatkan C14 (Sakn) kepada 0,22 μF. Untuk mengurangkan masa yang diperlukan untuk menetapkan bacaan, adalah dinasihatkan untuk memilih kapasitor C10 (Sobr) dan C14 dengan dielektrik yang baik. Oleh kerana tanda voltan pada input Uin ADC tidak berubah, kapasitor C10 boleh dihapuskan. Untuk melakukan ini, terminal atas kapasitor C9 dalam rajah harus ditukar kepada pin. 33 litar mikro DD5 (boleh dilakukan tanpa memutuskan sambungan dari pin 36) dan menukar konduktor kepada pin. 30 dan 31. Meter RCL [1]. Adalah dinasihatkan untuk meningkatkan kapasiti kapasitor penyimpanan C19 (Gamb. 2) kepada 1 µF, tetapi ia boleh dihapuskan dengan menyambungkan terminal bawah perintang R21 dalam rajah dan pin. 35 cip DD10 dengan pinnya. 32, enjin perintang perapi - dengan pin. 33 dan, setelah menukar konduktor antara satu sama lain, untuk menyemat. 30 dan 31; perintang R22 juga dikecualikan. Dan sebagai kesimpulan, beberapa perkataan tentang kemungkinan menggabungkan struktur. Daya tarikan gabungan sedemikian ialah anda tidak perlu membeli litar mikro dan penunjuk yang mahal untuk setiap peranti, atau memasang pemasangan yang agak intensif buruh. Mari kita ambil perhatian segera bahawa semua meter, kecuali [1, 3], tidak sensitif terhadap kekerapan jam, jika, sudah tentu, ia dipilih daripada siri yang disyorkan dengan pengiraan semula nilai nominal unsur-unsur yang sepadan. Untuk beralih dari frekuensi 50 hingga 40 kHz, cukup untuk meningkatkan rintangan perintang penyepadu Rint sebanyak 20%; untuk frekuensi 100 kHz, kurangkan kapasiti kapasitor Sint, Sobr, Sakn sebanyak separuh. Semasa mengekalkan nilai unsur meter RCL [1] dan frekuensi penjana jamnya 40 kHz, mana-mana peranti lain boleh digabungkan dengannya, kecuali meter kapasitans [7]. Sebaliknya, dengan meter [7] dengan penjelasan di atas untuk Sint dan Sakn dan frekuensi jam 100 kHz, adalah dibenarkan untuk menggabungkan mana-mana reka bentuk lain kecuali [1]. Sekiranya tiada ADC KR572PV5 atau penunjuk kristal cecair IZhTs5-4/8, meter yang diterangkan di sini boleh dipasang pada penunjuk digital KR572PV2 dan LED dengan anod biasa, seperti, sebagai contoh, ini dilakukan dalam [8,9]. ]. Semua pengesyoran dalam artikel yang anda baca sekarang juga boleh digunakan pada peranti berdasarkan KR572PV2 ADC. Ambil perhatian bahawa multimeter [8, 9] menggunakan bekalan kuasa penukar simetri, jadi pilihan nilai Sint = 0,1 μF agak wajar. Dalam peranti berdasarkan ADC KR572PV2, sumber berasingan 4 ... 5 V untuk arus kira-kira 100 mA harus digunakan untuk menghidupkan penunjuk LED. Terminal negatifnya disambungkan ke pin. 21 litar mikro (wayar biasa digital), yang tidak perlu disambungkan kepada wayar analog biasa. Ambil perhatian bahawa apabila menggunakan penunjuk LED, jumlah arusnya yang mengalir melalui litar dalaman penukar bergantung pada nombor yang dipaparkan. Oleh itu, semasa proses pengukuran, suhu kristal litar mikro berubah, yang mengubah voltan sumber tiga volt dengan ketara dan mengurangkan ketepatan bacaan. Itulah sebabnya sumber contoh yang berasingan digunakan dalam multimeter [8, 9]. Pilihan untuk menyambungkan penunjuk pendarfluor vakum kepada ADC KR572PV2A diterangkan dalam [4]. Kesusasteraan
Pengarang: S. Biryukov, Moscow
Kebisingan lalu lintas melambatkan pertumbuhan anak ayam
06.05.2024 Pembesar suara wayarles Samsung Music Frame HW-LS60D
06.05.2024 Cara Baharu untuk Mengawal dan Memanipulasi Isyarat Optik
05.05.2024
▪ Penghilang rasa sakit opioid tanpa kesan sampingan ▪ Tayar tanpa udara masa depan dari Michelin ▪ Makan telur dan daging meningkatkan prestasi mental pada lelaki
▪ bahagian tapak Bekalan kuasa. Pemilihan artikel ▪ artikel Sains politik. katil bayi ▪ artikel Bagaimana Inca menyimpan dan menghantar maklumat? Jawapan terperinci ▪ artikel Calamus vulgaris. Legenda, penanaman, kaedah aplikasi
Laman utama | Perpustakaan | artikel | Peta Laman | Ulasan laman web
www.diagram.com.ua |
Lihat artikel lain bahagian 
Berita terkini sains dan teknologi, elektronik baharu:
Semua bahasa halaman ini